本发明专利技术公开了一种凹槽的形成方法，包括步骤：步骤一、对硅衬底进行采用干法刻蚀工艺的第一次刻蚀形成呈U型或球型的凹槽；步骤二、在外延工艺腔中采用HCl和GeH4两种反应气体对凹槽进行第二次刻蚀使凹槽呈钻石型。本发明专利技术还公开了一种在位形成凹槽和填充外延层的方法。本发明专利技术能在外延工艺腔中对U型或球型进行反应气体的刻蚀形成钻石型凹槽，有利于在位实现凹槽的刻蚀和外延填充工艺，从而能减少嵌入式外延层的工艺环中的工艺步骤，并进而减少由工艺步骤所产生的缺陷。骤所产生的缺陷。骤所产生的缺陷。
【技术实现步骤摘要】
凹槽的形成方法以及在位形成凹槽和填充外延层的方法
[0001]本专利技术涉及一种半导体集成电路的制造方法，特别是涉及一种凹槽的形成方法。本专利技术还涉及一种在位形成凹槽和填充外延层的方法。
技术介绍
[0002]28nm工艺节点中的栅极结构会采用HKMG和Poly-SiO
n
，其中HK表示栅介质层采用了高介电常数层，MG表示金属栅，HKMG表示采用了高介电常数层和金属栅的栅极结构；Poly表示多晶硅栅，SiO
n
表示栅介质层采用氧化硅，Poly-SiO
n
表示采用了氧化硅和多晶硅栅的栅极结构。在28nm HKMG and Poly-SiOn工艺中，通常在源漏区中采用嵌入式锗硅(SiGe)外延层(EPI)来改善器件的性能，嵌入式SiGe EPI由形成于凹槽(recess)中的SiGe EPI组成，因凹槽形状(shape)能缩短沟道(channel)内源区(source)和漏区(drain)的距离，进而减少阈值电压(Vth)以及增加导通电流(Ion)，让器件(Device)性能(performance)增加。而嵌入式SiGe EPI所采用的凹槽中，Σ(sigma)型凹槽成为业界最常用的选项，sigma型也称钻石(Diamond)型。
[0003]现有业界广用的形成钻石型凹槽的方法为首先利用干法刻蚀(Dry-ETCH)工艺先刻蚀出U型或球(Ball)型的凹槽，其中U型凹槽的剖面为U型，而球型凹槽的剖面则为一个顶部开口的圆；之后再利用四甲基氢氧化铵(TMAH)对晶面进行选择性刻蚀产生钻石型凹槽。如图1A至图1D所示，是现有形成凹槽并在凹槽中填充外延层即嵌入式外延工艺环(EPI loop)的方法的各步骤中的器件结构图；现有形成凹槽并在凹槽中填充外延层即嵌入式外延工艺环的方法包括如下步骤：
[0004]步骤一、如图1A所示，进行第一次刻蚀，所述第一次刻蚀在硅衬底101的选定区域中形成凹槽105，所述第一次刻蚀采用干法刻蚀使所述凹槽105呈U型或球型。图1A中显示了所述凹槽105呈球型即剖面结构呈圆形；也能为：所述凹槽105呈U型。
[0005]通常，所述硅衬底101的顶部表面为(100)面。
[0006]所述凹槽105的选定区域为栅极结构两侧的源漏形成区域。
[0007]所述栅极结构为栅介质层和金属栅的叠加层，所述栅介质层包括高介电常数层，即所述栅极结构为HKMG；步骤一中，所述硅衬底101的顶部表面上形成有伪栅极结构，所述伪栅极结构形成于所述栅极结构的形成区域中，所述伪栅极结构由伪栅介质层和伪多晶硅栅102叠加而成；所述伪栅结构在后续工艺中被所述栅极结构替换。
[0008]也能为：所述栅极结构为栅介质层和多晶硅栅的叠加层，所述栅介质层由氧化硅组成；这时，步骤一中，所述硅衬底101的顶部表面上形成有栅极结构，也即不会在采用所述伪栅极结构，而是直接在所述硅衬底101表面形成所述栅极结构。
[0009]步骤二、如图1B所示，采用湿法刻蚀工艺对所述凹槽105进行第二次刻蚀。所述第二次刻蚀的湿法刻蚀液体106通常采用TMAH。
[0010]如图1C所示，所述第二次刻蚀使所述凹槽105呈钻石型。
[0011]通常，步骤二中，所述第二次刻蚀对(110)面的刻蚀速率、对(100)面的刻蚀速率和
对(111)面的刻蚀速率依次降低。图1B中用直线箭头显示对(110)和(100)面的刻蚀方向，可以看出，对(100)面的刻蚀方向对应的箭头朝下，对(110)面的刻蚀方向对应的箭头朝左右两侧。也即，所述TMAH刻蚀液能实现对所述硅衬底101的晶向面进行选择性刻蚀，从而形成钻石型的凹槽105。
[0012]步骤三、之后，如图1D所示，进行外延生长工艺形成外延层107将所述凹槽105完全填充。通常，形成的所述外延层107包括锗硅外延层。外延生长工艺需要在外延工艺腔中进行。
技术实现思路
[0013]本专利技术所要解决的技术问题是提供一种凹槽的形成方法，能在外延工艺腔中对U型或球型进行反应气体的刻蚀形成钻石型凹槽，有利于在位实现凹槽的刻蚀和外延填充工艺。本专利技术还提供一种在位形成凹槽和填充外延层的方法，能减少嵌入式外延层的工艺环中的工艺步骤，并进而减少由工艺步骤所产生的缺陷。
[0014]为解决上述技术问题，本专利技术提供的凹槽的形成方法包括如下步骤：
[0015]步骤一、进行第一次刻蚀，所述第一次刻蚀在硅衬底的选定区域中形成凹槽，所述第一次刻蚀采用干法刻蚀使所述凹槽呈U型或球型。
[0016]步骤二、将所述硅衬底放置在外延工艺腔中，采用所述外延工艺腔的HCl和GeH4两种反应气体对所述凹槽进行第二次刻蚀，使所述凹槽呈钻石型。
[0017]进一步的改进是，步骤一中，所述硅衬底的顶部表面为(100)面。
[0018]步骤二中，所述第二次刻蚀对(110)面的刻蚀速率、对(100)面的刻蚀速率和对(111)面的刻蚀速率依次降低。
[0019]进一步的改进是，所述第二次刻蚀中，GeH4和HCl的体积比为0.1：1～1:1。
[0020]进一步的改进是，所述第二次刻蚀的温度为700℃～800摄氏度。
[0021]进一步的改进是，所述第二次刻蚀中采用H2作为载气。
[0022]进一步的改进是，步骤一中所述凹槽的选定区域为栅极结构两侧的源漏形成区域。
[0023]进一步的改进是，所述栅极结构为栅介质层和多晶硅栅的叠加层，所述栅介质层由氧化硅组成，步骤一中，所述硅衬底的顶部表面上形成有栅极结构。
[0024]进一步的改进是，所述栅极结构为栅介质层和金属栅的叠加层，所述栅介质层包括高介电常数层；步骤一中，所述硅衬底的顶部表面上形成有伪栅极结构，所述伪栅极结构形成于所述栅极结构的形成区域中，所述伪栅极结构由伪栅介质层和伪多晶硅栅叠加而成；所述伪栅结构在后续工艺中被所述栅极结构替换。
[0025]为解决上述技术问题，本专利技术提供的在位形成凹槽和填充外延层的方法包括如下步骤：
[0026]步骤一、进行第一次刻蚀，所述第一次刻蚀在硅衬底的选定区域中形成凹槽，所述第一次刻蚀采用干法刻蚀使所述凹槽呈U型或球型。
[0027]步骤二、将所述硅衬底放置在外延工艺腔中，采用所述外延工艺腔的HCl和GeH4两种反应气体对所述凹槽进行第二次刻蚀，使所述凹槽呈钻石型。
[0028]步骤三、在所述外延工艺腔中在位进行外延生长工艺形成外延层将所述凹槽完全
填充。
[0029]进一步的改进是，步骤一中，所述硅衬底的顶部表面为(100)面。
[0030]步骤二中，所述第二次刻蚀对(110)面的刻蚀速率、对(100)面的刻蚀速率和对(111)面的刻蚀速率依次降低。
[0031]进一步的改进是，所述第二次刻蚀中，GeH4和HCl的体积比为0.1：1～1:1。
[0032]进一步的改进是，所述第二次刻蚀的温度为700℃～800摄氏度。
[0033本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种凹槽的形成方法，其特征在于，包括如下步骤：步骤一、进行第一次刻蚀，所述第一次刻蚀在硅衬底的选定区域中形成凹槽，所述第一次刻蚀采用干法刻蚀使所述凹槽呈U型或球型；步骤二、将所述硅衬底放置在外延工艺腔中，采用所述外延工艺腔的HCl和GeH4两种反应气体对所述凹槽进行第二次刻蚀，使所述凹槽呈钻石型。2.如权利要求1所述的凹槽的形成方法，其特征在于：步骤一中，所述硅衬底的顶部表面为(100)面；步骤二中，所述第二次刻蚀对(110)面的刻蚀速率、对(100)面的刻蚀速率和对(111)面的刻蚀速率依次降低。3.如权利要求2所述的凹槽的形成方法，其特征在于：所述第二次刻蚀中，GeH4和HCl的体积比为0.1：1～1:1。4.如权利要求3所述的凹槽的形成方法，其特征在于：所述第二次刻蚀的温度为700℃～800摄氏度。5.如权利要求3所述的凹槽的形成方法，其特征在于：所述第二次刻蚀中采用H2作为载气。6.如权利要求1所述的凹槽的形成方法，其特征在于：步骤一中所述凹槽的选定区域为栅极结构两侧的源漏形成区域。7.如权利要求6所述的凹槽的形成方法，其特征在于：所述栅极结构为栅介质层和多晶硅栅的叠加层，所述栅介质层由氧化硅组成，步骤一中，所述硅衬底的顶部表面上形成有栅极结构。8.如权利要求6所述的凹槽的形成方法，其特征在于：所述栅极结构为栅介质层和金属栅的叠加层，所述栅介质层包括高介电常数层；步骤一中，所述硅衬底的顶部表面上形成有伪栅极结构，所述伪栅极结构形成于所述栅极结构的形成区域中，所述伪栅极结构由伪栅介质层和伪多晶硅栅叠加而成；所述伪栅结构在后续工艺中被所述栅极结构替换。9.一种在位形成凹槽和填充外延层的方法，其特征在于，包括如下步骤：步骤一、进行第一次刻蚀，所述第一次刻蚀在硅衬底的选定区域中形成凹槽，所述第一次刻蚀采用干法刻蚀使所述凹槽呈U型或球型；...
【专利技术属性】
技术研发人员：王耀增，郑印呈，聂望欣，涂火金，刘厥扬，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。