锁存电路制造技术

技术编号:32974834 阅读:20 留言:0更新日期:2022-04-09 11:49
本发明专利技术涉及一种锁存电路。包括:传输模块,包括第一输出端和第二输出端,所述第一输出端用于根据输入信号输出第一电平状态的第一信号,所述第二输出端用于根据所述输入信号输出第二电平状态的第二信号,所述第一电平状态和第二电平状态不同;输出模块,分别与所述第一输出端、所述第二输出端连接,用于根据所述第一信号和所述第二信号生成输出信号;反馈控制模块,分别与所述输出模块的输出端、所述第一输出端、所述第二输出端连接,用于根据所述输出信号、所述第一信号及所述第二信号控制所述第一输出端的电平状态为所述第一电平状态,及控制所述第二输出端的电平状态为所述第二电平状态。平状态。平状态。

【技术实现步骤摘要】
锁存电路


[0001]本专利技术涉及集成电路设计领域,特别是涉及一种锁存电路。

技术介绍

[0002]随着集成电路的特征尺寸不断减小,电源电压和逻辑门节点电容也不断降低,电路对辐射越来越敏感。电源电压和节点电容的降低会导致存储在节点上的电荷量减少,从而使电路容易受到辐射引起的软错误的影响。当一个高能粒子,如阿尔法或中子,击中时序电路中的关断状态晶体管时,它会将节点存储的逻辑值扰乱为其互补值。这种发生在时序逻辑电路中的现象称为单粒子翻转(SEU)。
[0003]传统CMOS锁存器电路的中间节点以及输出节点对辐射效应非常敏感。当高能粒子撞击上述任何敏感节点时,撞击节点的逻辑值有可能改变为其补码。由于锁存器的电路结构,任一敏感节点的逻辑电平变化将会通过两个反相器之间的反馈路径转移到另一个节点,从而导致错误逻辑发生传递,并最终影响锁存器的输出逻辑值。
[0004]一个高能粒子沉积在敏感节点中并引起单粒子翻转的电荷量被称为临界电荷。临界电荷取决于节点的电容和电路的供电电压。这两个参数随着集成电路技术规模的扩大而减小,因此敏感节点的临界电荷也逐渐减小。因此,一个较低能量的粒子撞击敏感节点就可能会导致单粒子翻转。典型的给锁存器进行SEU加固的技术是三模冗余锁存器(TMR),在这种技术中,使用了三个并行锁存器和一个表决器电路来消除单粒子翻转的问题。然而,尽管TMR可以完全预防单粒子翻转事件的发生,但这种技术会产生较高的功耗、较大的面积开销以及较高的延迟。并且,三模冗余锁存器只有三个锁存器内部的节点是对SEU完全免疫的,当高能粒子轰击表决器电路时,依然可能发生单粒子翻转。因此,如何在保持SEU免疫的基础上尽量降低功耗、延时和面积开销成为亟需解决的问题。

技术实现思路

[0005]基于此,有必要提供一种锁存电路,能够消除锁存电路内各节点单粒子翻转的同时,降低锁存电路的功耗。
[0006]本申请提供一种锁存电路,包括:
[0007]传输模块,包括第一输出端和第二输出端,所述第一输出端用于根据输入信号输出第一电平状态的第一信号,所述第二输出端用于根据所述输入信号输出第二电平状态的第二信号,所述第一电平状态和第二电平状态不同;
[0008]输出模块,分别与所述第一输出端、所述第二输出端连接,用于根据所述第一信号和所述第二信号生成输出信号;
[0009]反馈控制模块,分别与所述输出模块的输出端、所述第一输出端、所述第二输出端连接,用于根据所述输出信号、所述第一信号及所述第二信号控制所述第一输出端的电平状态为所述第一电平状态,及控制所述第二输出端的电平状态为所述第二电平状态。
[0010]在其中一个实施例中,传输模块包括:
[0011]第一传输电路,所述第一传输电路的输入端用于接收所述输入信号,所述第一传输电路的输出端为所述第一输出端,用于在控制信号的控制下根据所述输入信号输出第一电平状态的第一信号;
[0012]第二传输电路,所述第二传输电路的输入端用于接收所述输入信号,所述第二传输电路的输出端为所述第二输出端,用于在控制信号的控制下根据所述输入信号输出第二电平状态的第二信号。
[0013]在其中一个实施例中,第一传输电路包括:
[0014]第一传输门,所述第一传输门的输入端用于接收所述输入信号,所述第一传输门的受控端用于接收所述控制信号,所述第一传输门的输出端为所述第一输出端。
[0015]在其中一个实施例中,第二传输电路包括:
[0016]第二传输门,所述第二传输门的输入端用于接收所述输入信号,所述第二传输门的受控端用于接收所述控制信号;
[0017]反相器,所述反相器的输入端与所述第二传输门的输出端连接,所述反相器的输出端为所述第二输出端。
[0018]在其中一个实施例中,输出模块包括:
[0019]第一上拉电路,所述第一上拉电路的第一端与所述第一输出端连接,所述第一上拉电路的第二端与所述第二输出端连接;
[0020]第一下拉电路,所述第一下拉电路的第一端与所述第一输出端连接,所述第一下拉电路的第二端与所述第二输出端连接,所述第一下拉电路的第三端与所述第一上拉电路的第三端相连接,以共同输出所述输出信号。
[0021]在其中一个实施例中,第一上拉电路包括:
[0022]第一晶体管,所述第一晶体管的第一端与电源电压连接,所述第一晶体管的控制端与所述第二输出端连接;
[0023]第二晶体管,所述第二晶体管的第一端与所述第一晶体管的第二端连接,所述第二晶体管的控制端与所述第一输出端连接,所述第二晶体管的第二端为所述第一上拉电路的第三端。
[0024]在其中一个实施例中,第一下拉电路包括:
[0025]第三晶体管,所述第三晶体管的第一端为所述第一下拉电路的第三端,所述第三晶体管的控制端与所述第一输出端连接;
[0026]第四晶体管,所述第四晶体管的第一端与所述第三晶体管的第二端连接,所述第四晶体管的控制端与所述第二输出端连接,所述第四晶体管的第二端接地。
[0027]在其中一个实施例中,反馈控制模块包括:
[0028]第一反馈电路,分别与所述输出模块的输出端、所述第二输出端及所述第一输出端连接,用于根据所述输出信号、所述第二信号控制所述第一输出端的电平状态为所述第一电平状态;
[0029]第二反馈电路,分别与所述输出模块的输出端、所述第一输出端及所述第二输出端连接,用于根据所述输出信号、所述第一信号控制所述第二输出端的电平状态为所述第二电平状态。
[0030]在其中一个实施例中,第一反馈电路包括:
[0031]第二上拉电路,所述第二上拉电路的第一端与所述第二输出端连接,所述第二上拉电路的第二端与所述输出模块的输出端连接,所述第二上拉电路的第三端与所述第一输出端连接;
[0032]第二下拉电路,所述第二下拉电路的第一端与所述第二输出端连接,所述第二下拉电路的第二端与所述输出模块的输出端连接,所述第二下拉电路的第三端与所述第一输出端连接。
[0033]在其中一个实施例中,第二反馈电路包括:
[0034]第三上拉电路,所述第三上拉电路的第一端与所述第一输出端连接,所述第三上拉电路的第二端与所述输出模块的输出端连接,所述第三上拉电路的第三端与所述第二输出端连接;
[0035]第三下拉电路,所述第三下拉电路的第一端与所述第一输出端连接,所述第三下拉电路的第二端与所述输出模块的输出端连接,所述第三下拉电路的第三端与所述第二输出端连接。
[0036]上述锁存电路中,传输模块的第一输出端根据输入信号输出第一电平状态的第一信号,第二输出端根据输入信号输出第二电平状态的第二信号,输出模块根据第一信号和第二信号生成输出信号,反馈控制模块根据输出信号、第一信号及第二信号控制第一输出端的电平状态为第一电平状态,及控制第二输出端的电平状态为第二电平状态,消除了单粒子翻转对第一输出端、第二输出端及输出模块的输出端的影响,实现锁存电路内部节本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种锁存电路,其特征在于,包括:传输模块,包括第一输出端和第二输出端,所述第一输出端用于根据输入信号输出第一电平状态的第一信号,所述第二输出端用于根据所述输入信号输出第二电平状态的第二信号,所述第一电平状态和第二电平状态不同;输出模块,分别与所述第一输出端、所述第二输出端连接,用于根据所述第一信号和所述第二信号生成输出信号;反馈控制模块,分别与所述输出模块的输出端、所述第一输出端、所述第二输出端连接,用于根据所述输出信号、所述第一信号及所述第二信号控制所述第一输出端的电平状态为所述第一电平状态,及控制所述第二输出端的电平状态为所述第二电平状态。2.根据权利要求1所述的锁存电路,其特征在于,所述传输模块包括:第一传输电路,所述第一传输电路的输入端用于接收所述输入信号,所述第一传输电路的输出端为所述第一输出端,用于在控制信号的控制下根据所述输入信号输出第一电平状态的第一信号;第二传输电路,所述第二传输电路的输入端用于接收所述输入信号,所述第二传输电路的输出端为所述第二输出端,用于在控制信号的控制下根据所述输入信号输出第二电平状态的第二信号。3.根据权利要求2所述的锁存电路,其特征在于,所述第一传输电路包括:第一传输门,所述第一传输门的输入端用于接收所述输入信号,所述第一传输门的受控端用于接收所述控制信号,所述第一传输门的输出端为所述第一输出端。4.根据权利要求2所述的锁存电路,其特征在于,所述第二传输电路包括:第二传输门,所述第二传输门的输入端用于接收所述输入信号,所述第二传输门的受控端用于接收所述控制信号;反相器,所述反相器的输入端与所述第二传输门的输出端连接,所述反相器的输出端为所述第二输出端。5.根据权利要求1所述的锁存电路,其特征在于,所述输出模块包括:第一上拉电路,所述第一上拉电路的第一端与所述第一输出端连接,所述第一上拉电路的第二端与所述第二输出端连接;第一下拉电路,所述第一下拉电路的第一端与所述第一输出端连接,所述第一下拉电路的第二端与所述第二输出端连接,所述第一下拉电路的第三端与所述第一上拉电路的第三端相连接,以共同输出所述输出信号。6.根据权利要求5...

【专利技术属性】
技术研发人员:黄海鸥胡小江梁丕树李江城
申请(专利权)人:深圳市爱协生科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1