本公开提供一种直接存储器访问的嵌入式控制电路、芯片和电子设备，嵌入式控制电路，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个外设模块；电路系统，与总线接口电路连接；第一总线，连接在一个或多个外设模块与电路系统之间；第二总线，连接在一个或多个外设模块与处理器之间；其中：电路系统被配置为：通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第一总线访问一个或多个外设模块；处理器被配置为通过第二总线访问一个或多个外设模块。通过本公开，在嵌入式控制电路中集成外设模块时，可不修改总线接口电路，便于在嵌入式控制电路中集成外设模块。块。块。
【技术实现步骤摘要】
一种直接存储器访问的嵌入式控制电路、芯片和电子设备
[0001]本公开涉及电子电路
，尤其涉及一种直接存储器访问的嵌入式控制电路、芯片和电子设备。
技术介绍
[0002]个人计算机等电子设备中，由嵌入式控制器(EmbeddedController，简称为EC)管理至少部分外围设备(简称为外设)。电子设备的处理器(简称为主机处理器)和嵌入式控制器的处理器需要访问这些外设。相关技术中，主机处理器和嵌入式控制器的处理器如何更高效、便捷、可靠地访问外设，目前尚未提出有效的解决方案。
技术实现思路
[0003]有鉴于此，本公开实施例提供了一种直接存储器访问的嵌入式控制电路、芯片和电子设备，以实现外设访问。
[0004]根据本公开的一方面，提供了一种嵌入式控制电路，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个外设模块；电路系统，与总线接口电路连接；第一总线，连接在一个或多个外设模块与电路系统之间；第二总线，连接在一个或多个外设模块与处理器之间；其中：电路系统被配置为：通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第一总线访问一个或多个外设模块；处理器被配置为通过第二总线访问一个或多个外设模块。
[0005]在一些实施例中，嵌入式控制电路，还包括：第三总线，连接在处理器与电路系统之间。
[0006]在一些实施例中，处理器被配置为通过第三总线向电路系统发送一个或多个外设模块的中断信息；电路系统被配置为通过总线接口电路向主机处理器发送中断信息。
[0007]在一些实施例中，处理器被配置为通过第三总线配置电路系统访问一个或多个外设模块的权限。
[0008]在一些实施例中，电路系统被配置为：基于预先配置的权限访问一个或多个外设模块。
[0009]在一些实施例中，嵌入式控制电路，还包括：中断信号线，连接在处理器与电路系统之间。
[0010]在一些实施例中，电路系统被配置为通过中断信号线向处理器传输中断信号。
[0011]在一些实施例中，电路系统被配置为：在主机处理器访问的外设模块的寄存器被配置为禁止访问的情况下，通过中断信号线向处理器传输中断信号。
[0012]在一些实施例中，电路系统，被配置为：通过总线接口电路接收主机处理器的写命令，基于写命令通过第一总线向写命令对应的外设模块的寄存器写入数据；和/或通过总线接口电路接收主机处理器的读命令，基于读命令通过第一总线从读命令对应的外设模块的寄存器读取数据。
[0013]在一些实施例中，电路系统包括：接收电路，被配置为接收总线接口电路发送的总线命令；解析电路，被配置为解析接接收的总线命令，得到目标地址；第一控制器，被配置为对目标地址对应的外设模块的寄存器进行访问。
[0014]在一些实施例中，在总线命令为写命令时，解析电路还得到目标数据；其中，第一控制器被配置为：向目标地址对应的外设模块的寄存器写入目标数据。
[0015]在一些实施例中，电路系统，还包括：生成电路，被配置为生成总线命令；发送电路，被配置为向总线接口电路发送生成的总线命令，以使生成的总线命令被主机处理器接收。
[0016]在一些实施例中，第一控制器还被配置为：将从目标地址读取的数据发送给生成电路，以由生成电路生成对应的总线命令，并由发送电路将生成的总线命令发送给总线接口电路。
[0017]在一些实施例中，电路系统，还包括：第二控制器，被配置为通过第三总线接收处理器发送的信息。
[0018]在一些实施例中，第二控制器，还被配置为通过第三总线接收处理器发送的中断信息，将中断信息发送给生成电路，以由生成电路生成对应的总线命令，并由发送电路将生成的总线命令发送给总线接口电路。
[0019]在一些实施例中，电路系统，还包括安全控制模块，与第一控制器和第二控制器连接；其中，第二控制器，还被配置为通过第三总线接收处理器发送的权限信息，将权限信息写入安全控制模块；第一控制器，还被配置为基于安全控制模块中的权限信息确定访问目标地址的权限。
[0020]在一些实施例中，总线接口电路包括：一个总线接口或多个总线接口。
[0021]根据本公开的另一方面，提供了一种外设访问方法，应用于嵌入式控制电路，嵌入式控制电路包括：总线接口电路、处理器、一个或多个外设模块和电路系统，其中，外设访问方法包括：由电路系统通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第一总线访问一个或多个外设模块，其中，第一总线连接在一个或多个外设模块与电路系统之间；由处理器通过第二总线访问一个或多个外设模块，其中，第二总线连接在一个或多个外设模块与处理器之间。
[0022]根据本公开的又一方面，提供了一种芯片，包括本公开实施例的嵌入式控制电路。
[0023]根据本公开的再一方面，提供了一种电子设备，包括：本公开实施例的嵌入式控制电路或本公开实施例的芯片。
[0024]本公开实施例中提供的一个或多个技术方案，嵌入式控制电路中集成外设模块，在嵌入式控制电路中设置电路系统，电路系统可通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第一总线访问一个或多个外设模块；处理器可通过第二总线访问一个或多个外设模块。在嵌入式控制电路中集成外设模块时，可将外设模块的地址开放给主机处理器，主机处理器使用外设模块的地址访问外设模块，可不修改总线接口电路，便于在嵌入式控制电路中集成外设模块。
附图说明
[0025]在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被
公开，在附图中：
[0026]图1示出了本公开示例性实施例的基于共享接口的嵌入式控制电路的示意性框图；
[0027]图2示出了本公开示例性实施例的外设模块130的示意性框图；
[0028]图3示出了本公开示例性实施例的基于eSPI总线和共享接口的嵌入式控制电路的示意性框图；
[0029]图4示出了本公开示例性实施例直接存储器访问的嵌入式控制电路的示意性框图；
[0030]图5示出了本公开示例性实施例的直接存储器访问的外设访问方法的流程图；
[0031]图6示出了本公开示例性实施例的电路系统440的示意性框图；
[0032]图7示出了本公开示例性实施例的使用eSPI总线和直接存储器访问的嵌入式控制电路的示意性框图；
[0033]图8示出了本公开示例性实施例的电路系统740的示意性框图；
[0034]图9示出了本公开示例性实施例的基于直接存储器访问和共享接口的嵌入式控制电路的示意性框图；
[0035]图10示出了本公开示例性实施例的基于直接存储器访问和共享接口的外设访问方法的流程图；
[0036]图11示出了本公开示例性实施例的使用eSPI总线的基于直接存储器访问和共享接口的嵌入式控制电路的示意性框图；
[0037]图12示出了本公开示例性实施例的双总线接口的嵌入式控制电路的示意性框图；
[0038]图13本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种嵌入式控制电路，其特征在于，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个外设模块；电路系统，与所述总线接口电路连接；第一总线，连接在所述一个或多个外设模块与所述电路系统之间；第二总线，连接在所述一个或多个外设模块与所述处理器之间；其中：所述电路系统被配置为：通过所述总线接口电路与所述主机处理器通信，基于所述主机处理器的命令通过所述第一总线访问所述一个或多个外设模块；所述处理器被配置为通过所述第二总线访问所述一个或多个外设模块。2.根据权利要求1所述的嵌入式控制电路，其特征在于，还包括：第三总线，连接在所述处理器与所述电路系统之间。3.根据权利要求2所述的嵌入式控制电路，其特征在于，所述处理器被配置为通过所述第三总线向所述电路系统发送所述一个或多个外设模块的中断信息；所述电路系统被配置为通过所述总线接口电路向主机处理器发送所述中断信息。4.根据权利要求2所述的嵌入式控制电路，其特征在于，所述处理器被配置为通过所述第三总线配置所述电路系统访问所述一个或多个外设模块的权限。5.根据权利要求1所述的嵌入式控制电路，其特征在于，所述电路系统被配置为：基于预先配置的权限访问所述一个或多个外设模块。6.根据权利要求1所述的嵌入式控制电路，其特征在于，还包括：中断信号线，连接在所述处理器与所述电路系统之间。7.根据权利要求6所述的嵌入式控制电路，其特征在于，所述电路系统被配置为通过所述中断信号线向所述处理器传输中断信号。8.根据权利要求7所述的嵌入式控制电路，其特征在于，所述电路系统被配置为：在所述主机处理器访问的外设模块的寄存器被配置为禁止访问的情况下，通过所述中断信号线向所述处理器传输中断信号。9.根据权利要求1所述的嵌入式控制电路，其特征在于，所述电路系统，被配置为：通过所述总线接口电路接收所述主机处理器的写命令，基于所述写命令通过所述第一总线向所述写命令对应的外设模块的寄存器写入数据；和/或通过所述总线接口电路接收所述主机处理器的读命令，基于所述读命令通过所述第一总线从所述读命令对应的外设模块的寄存器读取数据。10.根据权利要求1至9中任一项所述的嵌入式控制电路，其特征在于，所述电路系统包括：接收电路，被配置为接收所述总线接口电路发送的总线命令；解析电路，被配置为解析接接收的总线命令，得到目标地址；第一控制器，被配置为对所述目标地址对应的外设模块的寄存器进行访问。11.根据权利要求10所述的嵌入式控制电路，其特征在于，在...
【专利技术属性】
技术研发人员：王世好，
申请(专利权)人：合肥市芯海电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。