一种多层打线封装的三维模型识别及构建方法技术

本发明专利技术涉及芯片封装技术领域，提供一种多层打线封装的三维模型识别及构建方法，包括：步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；步骤2，依次定义每一条高速信号线的打线信息文件；步骤3，根据打线信息文件，进行建模。本发明专利技术能够正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。模型构建。模型构建。

【技术实现步骤摘要】
一种多层打线封装的三维模型识别及构建方法


[0001]本专利技术涉及芯片封装
，尤其涉及一种多层打线封装的三维模型识别及构建方法。

技术介绍

[0002]打线也叫Wire Bonding(压焊，也称为绑定、键合、丝焊)是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。
[0003]在芯片封装的各种物理场仿真分析中，如何正确的识别原始的封装设计，直接影响仿真结果的正确性。随着加工工艺的不断提高，芯片进入纳米时代，封装和线路板也进入了微米时代、三维时代，打线的封装也从一层打线，发展到多层、多高度、多角度、多材料的异构时代。
[0004]目前的打线识别与构建，所有的打线均处于同一高度，这将导致信号与信号、信号与电源地短路，不符合实际情况，多层打线封装使用通常的三维建模软件是无法正确识别的，如何正确的识别多层打线封装并进行三维模型构建成为难题。

技术实现思路

[0005]本专利技术主要解决目前常用的三维建模软件无法正确识别多层打线的技术问题，提出一种多层打线封装的三维模型识别及构建方法，以正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。
[0006]本专利技术提供了一种多层打线封装的三维模型识别及构建方法，包括以下过程：
[0007]步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；
[0008]步骤2，依次定义每一条高速信号线的打线信息文件；
[0009]步骤3，根据打线信息文件，进行建模。
[0010]优选的，步骤3，根据打线信息文件，进行建模，包括以下过程：
[0011]步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；
[0012]步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件；
[0013]步骤303，检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确，如不正确，修改为需要的数据；
[0014]步骤304，设置基板材料和叠层；
[0015]步骤305，选取待建模提取的信号、以及信号对应的参考电源地，根据以上信息一步生成三维模型。
[0016]优选的，根据以下方式确定打线起点坐标和打线终点坐标：
[0017]根据起点坐标和终点坐标，分别确定打线起点和打线终点的X轴坐标和Y轴坐标；
[0018]根据起始层和芯片高度，确定打线起点Z坐标；
[0019]根据终止层，确定打线终点的Z坐标。
[0020]优选的，根据打线弧高确定打线的最高位置。
[0021]本专利技术提供的一种多层打线封装的三维模型识别及构建方法，定义不同的打线名称，易于区别不同层次的打线。不同信号可映射不同的打线名称。本专利技术多层打线封装的三维模型识别及构建方法，通过识别包含打线层次、打线材料、方向、直径、弧高、芯片高度、alpha角度、beta角度、起始层、终止层、起点坐标、终点坐标的文件来构建三维模型，为封装多物理场仿真分析提供了真实的模型支撑；通过将建模所需要的信息记录到特定文件，使三维建模易于实现和修改，生成的三维模型不同打线有对应的弧高，有效避免了不同打线物理短路的情况，模型更加贴合实际。解决了利用传统封装基板制造文件无法实现三维打线模型的难题。
附图说明
[0022]图1是本专利技术提供的多层打线封装的三维模型识别及构建方法的实现流程图；
[0023]图2是本专利技术提供的打线封装参数示意图；
[0024]图3是本专利技术提供的例一的示意图；
[0025]图4是本专利技术提供的例二的示意图。
具体实施方式
[0026]为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。
[0027]如图1所示，本专利技术实施例提供的多层打线封装的三维模型识别及构建方法，包括以下过程：
[0028]步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角(alpha角)、终点倾角(beta角)、起始层、终止层、起点坐标、终点坐标。打线信息文件采用Profile文件形式。打线封装参数示意如图2。
[0029]不同信号对应不同的打线名称。例如：
[0030]AVDD33 WB1DIE L1 715.32 2557.8 1243.4 3568.5
[0031]AVDD11 WB2DIE L1 756.23 2454.2 1223.8 3324.9
[0032]AVDD33，AVDD11为打线的高速信号线名称；
[0033]WB1，WB2为打线名称；
[0034]DIE，L1分别为打线的起始层和终止层；
[0035]715.32，2557.8，1243.4，3568.5分别对应起点坐标和终点坐标。
[0036]不同的打线名称分别定义打线层次、打线材料、打线方向、打线直径、打线弧高、芯
片高度、alpha角度、beta角度。
[0037]步骤2，依次定义每一条高速信号线的打线信息文件。不同打线名称的打线可分别定义。
[0038]步骤3，根据打线信息文件，进行建模。包括以下过程：
[0039]步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；基板信息文件采用XML文件形式(IPC
‑
2581通用格式)。
[0040]步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件；
[0041]步骤303，检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确，如不正确，修改为需要的数据；
[0042]步骤304，设置基板材料和叠层；
[0043]步骤305，选取待建模提取的信号、以及信号对应的参考电源地，根据以上信息一步生成三维模型。其中，根据以下方式确定打线起点坐标和打线终点坐标：根据起点坐标和终点坐标，分别确定打线起点和打线终点的X轴坐标和Y轴坐标；根据起始层和芯片高度，确定打线起点Z坐标；根据终止层，确定打线终点的Z坐标。根据打线弧高确定打线的最高位置。
[0044]下面以实例的形式进行说明：
[0045]例一
[0046]WB1 Up Gold 18 150 300 90 80...

【技术保护点】

【技术特征摘要】
1.一种多层打线封装的三维模型识别及构建方法，其特征在于，包括以下过程：步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；步骤2，依次定义每一条高速信号线的打线信息文件；步骤3，根据打线信息文件，进行建模。2.根据权利要求1所述的多层打线封装的三维模型识别及构建方法，其特征在于，步骤3，根据打线信息文件，进行建模，包括以下过程：步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、...

【专利技术属性】
技术研发人员：栾志雨，
申请(专利权)人：芯瑞微上海电子科技有限公司，
类型：发明
国别省市：