最小高度CMOS图像传感器制造技术

本申请涉及最小高度CMOS图像传感器，其中，提供了一种用于相机组装件的CMOS图像传感器，具有带有相对的面的传感器管芯，所述相对的面为上面和下面。在上面上，传感器管芯提供有传感器阵列、模拟向数字转换模块、数字逻辑电路、以及时序和时钟控制电路。传感器阵列基本上集中在传感器管芯上。模拟向数字转换模块划分成两个子模块。每一个子模块设置成邻近于传感器阵列并且定位在传感器阵列的相对侧部上。数字逻辑电路形成第一行。时序和时钟控制电路以及模拟信号处理电路邻近并且形成第二行。第一行和第二行具有类似尺寸并且设置在传感器阵列的相对侧部上。感器阵列的相对侧部上。感器阵列的相对侧部上。

【技术实现步骤摘要】
最小高度CMOS图像传感器
[0001]本申请是申请日为2017年6月21日，申请号为201710474223.5并且专利技术名称为“最小高度CMOS图像传感器”申请的分案申请。


[0002]本专利技术涉及互补金属氧化物半导体型（CMOS）图像传感器。

技术介绍

[0003]一般而言，用于CMOS图像传感器的传感器管芯的布局包括传感器阵列、模拟向数字（ADC）模块、数字逻辑电路以及时序和控制面板。传感器阵列没有集中（center）在传感器管芯上以便将类似组件保持在一起。优化传感器管芯布局设计以便将相似组件保持在一起，这允许一些优点。例如，常规图像传感器中的ADC模块以行到行图像数字格式进行输出，这与传统图像显示设备兼容。然而，存在对这些布局设计的不利后果。例如，牺牲使传感器阵列集中在管芯上以便将类似组件保持在一起。附加地，通过将相似组件保持在一起，用于传感器的较小足迹的可能性对常规（convention）形成要挟。这对于诸如成像条形码扫描仪之类的边缘安装传感器可能尤其成问题。
[0004]因此，存在对如下CMOS图像传感器的需要，该CMOS图像传感器允许传感器阵列尽可能多地集中在管芯上，并且对于常规图像传感器而言具有最小高度。

技术实现思路

[0005]因而，在一个方面中，本专利技术涵盖了一种用于相机组装件的CMOS图像传感器。
[0006]在示例性实施例中，CMOS图像传感器包括具有相对的面（上面和下面）的传感器管芯。传感器管芯具有上面上的组件，所述组件包括传感器阵列、模拟向数字转换模块、数字逻辑电路、时序和时钟控制电路、以及模拟信号处理电路。传感器阵列具有第一组和第二组相对侧部。第一组相对侧部包括顶部边缘和底部边缘。第二组是第一边缘和第二边缘。传感器阵列基本上集中在传感器管芯上。模拟向数字转换模块设置在两个子模块中。每一个子模块设置为邻近于传感器阵列并且定位在传感器阵列的相对侧部上。每一个子模块定位在传感器阵列的第一组相对侧部的任一侧部上，或者定位在传感器阵列的第二组相对侧部的任一侧部上。数字逻辑电路形成第一行。具有模拟信号处理电路的时序和时钟控制电路邻近于彼此并且形成第二行。第一行和第二行具有类似尺寸并且设置在传感器阵列的第二组相对侧部的相对侧部上。
[0007]在CMOS图像传感器的另一个示例性实施例中，模拟向数字转换子模块在尺寸上均匀地划分。
[0008]在CMOS图像传感器的另一个示例性实施例中，每一个模拟向数字转换子模块形成邻近第二组相对侧部中的每一个定位的子模块行。一个子模块行在数字逻辑电路的第一行和传感器阵列第一边缘之间。第二子模块行在第二行和传感器阵列第二边缘之间，所述第二行由具有模拟信号处理电路的时序控制电路形成。
[0009]在CMOS图像传感器的另一个示例性实施例中，每一个模拟向数字转换子模块形成邻近传感器阵列的第一组相对侧部中的每一个定位的子模块列。
[0010]在另一个示例性实施例中，CMOS图像传感器进一步包括存储器管芯。存储器管芯包括帧缓冲器存储器。存储器管芯具有第一和第二相对的面。存储器管芯和传感器管芯具有基本上类似的面尺寸。存储器管芯的第一面在传感器管芯的下面之下，在尺寸上对准以及邻近于传感器管芯的下面。CMOS图像传感器进一步包括硅通孔。硅通孔电气连接存储器管芯和传感器管芯。
[0011]在另一个示例性实施例中，CMOS图像传感器进一步包括处理管芯。处理管芯具有上面。处理管芯和存储器管芯具有基本上类似的面尺寸。处理管芯的上面在存储器管芯的第二面之下，在尺寸上对准以及邻近于存储器管芯的第二面。处理管芯和存储器管芯与硅通孔电气连接。
[0012]在CMOS传感器的另一个示例性实施例中，传感器管芯具有与传感器阵列的第二组相对侧部平行的相对竖直边缘。CMOS图像传感器进一步提供有键合（bonding）垫。键合垫形成两个键合垫行。第一键合垫行定位在与传感器管芯的相对竖直边缘之一毗邻的传感器管芯的上面上。第二键合垫行定位在与传感器管芯的相对竖直边缘中的第二个毗邻的传感器管芯的上面上。
[0013]在另一个示例性实施例中，CMOS图像传感器进一步提供有具有中央处理单元的处理管芯。处理管芯与存储器管芯处在相同的管芯上。
[0014]在CMOS图像传感器的又一个示例性实施例中，处理管芯包括中央处理单元。
[0015]在CMOS图像传感器的另一个示例性实施例中，传感器阵列是像素传感器彩色成像阵列，所述像素传感器彩色成像阵列包括布置在行和列中的像素。另外，传感器阵列具有用于在传感器阵列上捕获的像素到模拟向数字转换模块的输出序列。输出序列配置为逐列地将像素发送给模拟向数字转换模块，一列中的偶数编号的像素去往要转换成数字输出的模拟向数字转换子模块之一，并且一列中的奇数编号的像素去往要转换成数字输出的模拟向数字转换子模块中的另一个。来自两个模拟向数字转换子模块的数字输出在传感器管芯的输出端口处重新组合。
[0016]在另一个示例性实施例中，CMOS图像传感器进一步提供有视频序列转换器。视频序列转换器设置在传感器管芯的下面上。视频序列转换器具有双端口帧缓冲器、数字逻辑和时序控制。视频序列转换器配置为以逐列图像格式从两个模拟向数字转换子模块接收数字输出。视频序列转换器进一步配置为以逐行图像格式输出数字图像。
[0017]在另一个示例性实施例中，视频序列转换器帧缓冲器包括校正几何失真的数字读出逻辑。
[0018]在另一个示例性实施例中，视频序列转换器配置为分别在偶数和奇数行中输出数字图像以便支持交错显示。
[0019]在另一个示例性实施例中，CMOS图像传感器包括视频序列转换器。视频序列具有双端口帧缓冲器、数字逻辑和时序控制。视频序列转换器配置为以逐列图像格式从两个模拟向数字转换子模块接收数字输出。视频序列转换器进一步配置为以逐行图像格式输出数字图像。视频序列转换器设置在除传感器管芯上之外的位置处。视频定序器的位置可以是利用硅通孔电气连接到传感器管芯的管芯。
[0020]在另一方面中，本专利技术涵盖了一种用于相机组装件的CMOS图像传感器，所述CMOS图像传感器包括具有相对的面（上面和下面）的传感器管芯。传感器管芯具有其上面上的组件。这些包括传感器阵列、模拟向数字转换模块、数字逻辑电路、时序和时钟控制电路、以及模拟信号处理电路。传感器管芯具有相对竖直边缘。传感器阵列具有第一和第二组相对侧部。第一组包括顶部边缘和底部边缘。第一组平行于传感器管芯的相对竖直边缘。第二组包括第一边缘和第二边缘。传感器阵列基本上集中在传感器管芯上的相对竖直边缘之间。模拟向数字转换模块设置成邻近于传感器阵列并且定位在接近于传感器阵列的第二组相对侧部之一的行中。数字逻辑电路形成第一行。时序和时钟控制电路以及模拟信号处理电路邻近于彼此并且形成第二行。第一行和第二行具有类似尺寸。第一和第二行设置在传感器阵列的第二组相对侧部的相对侧部上。
[0021]在示例性实施例中，CMOS图像传感器进一步提供有存储器管芯。存储器管芯具有相对的面。存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠管芯CMOS图像传感器，包括：具有传感器阵列和相对表面的传感器管芯，所述相对表面即传感器管芯上表面和传感器管芯下表面；存储器管芯，所述存储器管芯具有邻近于所述传感器管芯下表面的第一相对表面，其中所述存储器管芯通过硅通孔电连接到所述传感器管芯；处理管芯，通过硅通孔电连接到所述存储器管芯，其中所述处理管芯包括中央处理单元(CPU)，所述中央处理单元被配置为输出数字图像数据和控制功能；和视频序列转换器，电连接到所述传感器管芯的输出，其中所述视频序列转换器被配置为将逐列图像格式的数字图像数据转换为逐行图像格式的数字图像数据。2.根据权利要求1所述的堆叠管芯CMOS图像传感器，其中所述处理管芯具有邻近于所述存储器管芯第二相对表面的上表面，其中所述传感器管芯、所述存储器管芯和所述处理管芯被堆叠。3.根据权利要求1或2所述的堆叠管芯CMOS图像传感器，其中所述视频序列转换器还被配置为与奇数行的数字图像数据分开地输出偶数行的数字图像数据。4.根据权利要求1
‑
3中任一项所述的堆叠管芯CMOS图像传感器，其中所述视频序列转换器还被配置为校正以下各项中的至少一项：几何失真、卷帘快门引入的运动失真和污点。5.根据权利要求1
‑
4中任一项所述的堆叠管芯CMOS图像传感器，其中所述...

【专利技术属性】
技术研发人员：冯琛，EC布雷默，T冼，PA焦尔达诺，SP基尔尼，P波罗尼维奇，
申请(专利权)人：手持产品公司，
类型：发明
国别省市：