一种二维PIN结红外光电探测器、探测器阵列及制备方法技术

本发明专利技术的目的在于提供一种二维PIN结红外光电探测器、探测器阵列及其制备方法，属于光电探测器技术领域。本发明专利技术红外光电探测器阵列单元采用分子束外延方法制备，在制备过程中原位生长形成非对称二维薄膜PIN浅结结构，其中，P层采用射频磁控溅射方式对中性GeSn掺B进行改性，I层采用双源双控方法生长GeSn，N层采用高温原位掺杂方法对Ge薄膜进行掺杂处理后得到；同时设计相互垂直且等距排布的行导线和列导线，使阵列单元设置于行导线和列导线分割的空间内，再完成阵列单元与行导线和列导线的连接，即可得到光电探测阵列。本发明专利技术红外探测阵列可实现任意尺寸，且单个阵列单元的短路不会影响周围探测器的性能。影响周围探测器的性能。影响周围探测器的性能。

【技术实现步骤摘要】
一种二维PIN结红外光电探测器、探测器阵列及制备方法


[0001]本专利技术属于光电探测器
，具体涉及一种基于分子束外延的二维PIN结红外光电探测器、探测器阵列及其制备方法。

技术介绍

[0002]上世纪80年代，光电互联技术第一次被提出，由于其相比于电互连具有许多优势，如：高度的并行性、无干扰性、损耗小等，使其很快成为研究的热点方向，光电器件也应运而生。作为光电器件中的一种，光电探测器用途广泛，涵盖军事和国民经济的各个领域，其中，红外波段的光电探测器因其在射线测量和探测、工业自动控制、光度计量等领域有着重要的应用而受到关注。
[0003]现今常用的红外探测器主要为
Ⅲ‑Ⅴ
族光电探测器和
Ⅱ‑Ⅴ
族光电探测器，然而，
Ⅲ‑Ⅴ
族材料和
Ⅱ‑Ⅴ
族材料存在与Si基CMOS标准工艺平台不兼容的问题，会使得器件成本增加，器件可靠性降低。GaAs是目前常见的红外半导体材料，但其截止波长仅为0.86μm，已经不能满足下一代红外探测的带宽和波段需求；同时，GaAs的纳米线光电阵列制备复杂，且晶格失配引起的应变和位错等原因，导致纳米线生长质量变差，表面形貌难以得到有效控制，出现“扭折”的现象，并伴随出现大量“细丝”状纳米线，从而让纳米线阵列的发光特性受到限制。Ge与Si同属IV族材料，其在1310
‑
1550nm波段有较大的吸收系数、高的载流子迁移率、以及与Si工艺相兼容等优势；此外，对于扩展Ge材料的响应波长，除了增加Ge材料的张应变，还可以通过掺杂方式。已有实验证实，在Ge掺Sn、Bi、Pb等形成Ge系合金，不仅能减小Ge材料的带隙，还能使其转变为直接带隙半导体材料，提高其光电传输效率。因此，Ge基光电探测器被视为Si基光电集成领域最有潜力的光电子器件之一。最近几年，GeSn合金材料依靠自身的优势，例如良好的半导体材料、能够很好的与CMOS工艺兼容以及优良的光学性能，已经受到了广泛关注。这些特点也使得GeR(R＝Sn、Bi)系材料成为制备中红外、短波红外波段光电探测器的理想材料之一。
[0004]随着光电器件朝集成化、小型化的方向发展，阵列化的光电探测器逐渐成为了大家的研究热点。一般的阵列结构需要在薄膜的上表面和下表面都镀电极，因此，基片背面与像元相对的区域需要制成极薄的微桥结构，有的还需要设置隔离沟槽，填充绝缘材料，使得在有限的基片面积内存在引线与像元的占空比矛盾；而且一些集成的信号处理电路也将在衬底上制备，对基底本身有损坏，如专利CN10707218A(一种氮化镓微米线阵列光电探测器及其制备方法)；同时，由于探测器阵列每个元件和读出电路直接相连，元件的性能对红外读出电路的设计非常重要，它将直接影响整个探测系统的性能。
[0005]因此，如何制备基于GeR(R＝Sn、Bi)系材料的光电探测器单元以及如何设计探测器阵列就成为了亟待解决的问题。

技术实现思路

[0006]针对
技术介绍
所存在的问题，本专利技术的目的在于提供一种二维PIN结红外光电探
测器、探测器阵列及其制备方法。本专利技术红外光电探测器阵列单元采用分子束外延方法制备，在制备过程中原位生长形成非对称二维薄膜PIN浅结结构，其中，P层采用射频磁控溅射方式对中性GeSn掺B进行改性，I层采用双源双控方法生长GeSn，N层采用高温原位掺杂方法对Ge薄膜进行掺杂处理后得到；同时设计相互垂直且等距排布的行导线和列导线，使阵列单元设置于行导线和列导线分割的空间内，再完成阵列单元与行导线和列导线的连接，即可得到光电探测阵列。本专利技术红外探测阵列可实现任意尺寸，且单个阵列单元的短路不会影响周围探测器的性能。
[0007]为实现上述目的，本专利技术的技术方案如下：
[0008]一种二维PIN结红外光电探测器，从下至上依次为本征单晶Si衬底、p型Ge1‑
x
R
x
薄膜、i型Ge1‑
x
R
x
薄膜、n型Ge1‑
y
X y
薄膜和电极，所述p型Ge1‑
x
R
x
薄膜为B掺杂Ge1‑
x
R
x
薄膜，厚度为60～120nm，Ge1‑
y
X y
薄膜的厚度为100～120nm，其中，0.05≤x≤0.25，0.04≤y≤0.15；所述二维PIN结红外光电探测器还包括两电极。
[0009]进一步地，Ge1‑
x
R
x
薄膜中的R元素为Sn或Si，GeX薄膜中X元素为Bi、Sb或Tm。
[0010]一种二维PIN结红外光电探测器的制备方法，包括以下步骤：
[0011]步骤1.清洗本征单晶Si衬底；
[0012]步骤2.在步骤1清洗后的Si衬底表面采用分子束外延方法生长Ge1‑
x
R
x
薄膜，其中，薄膜的厚度为60～120nm，0.05≤x≤0.25；
[0013]步骤3.在步骤2沉积的Ge1‑
x
R
x
薄膜表面进行硼原子掺杂改性处理，得到p型Ge1‑
x
R
x
薄膜；
[0014]步骤4.在步骤3得到p型Ge1‑
x
R
x
薄膜表面采用分子束外延技术生长i型Ge1‑
x
R
x
本征薄膜，其中，x含量应与步骤2中保持一致，薄膜厚度为60～120nm；
[0015]步骤5.在步骤4沉积的i型Ge1‑
x
R
x
本征薄膜表面采用双源双控方法，生长n型Ge1‑
y
X y
薄膜，其中，Ge1‑
y
X y
薄膜厚度为100～120nm；
[0016]步骤6.在步骤5得到的Ge1‑
y
X y
薄膜表面采用磁控射频溅射沉积、光刻并结合反应离子束刻蚀的方法制备Ti/Au电极，即可得到二维PIN结红外光电探测器。
[0017]进一步地，步骤3中p型Ge1‑
x
R
x
薄膜的掺杂应使薄膜的载流子浓度为10
16
‑
17
cm
‑3。
[0018]进一步地，步骤2中采用分子束外延方法生长Ge1‑
x
R
x
薄膜的具体过程为：
[0019]步骤2.1、将步骤1中清洗后的本征单晶硅衬底放入分子束外延设备的腔室内，抽真空，至腔室气压为10
‑
10
Torr；
[0020]步骤2.2、加热衬底至150～250℃，保持40～50min，以去除其表面附着的气体与杂质；
[0021]步骤2.3、将反应源锗源和R源分别升温至1200～1350℃和800～1050℃，同时将衬底升温至250～450本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二维PIN结红外光电探测器，其特征在于，所述二维PIN结红外光电探测器从下至上依次为本征单晶Si衬底、p型Ge1‑
x
R
x
薄膜、i型Ge1‑
x
R
x
薄膜、n型Ge1‑
y
X
y
薄膜，所述p型Ge1‑
x
R
x
薄膜为B掺杂的Ge1‑
x
R
x
薄膜，厚度为60～120nm，n型Ge1‑
y
X
y
薄膜的厚度为100～120nm，其中，0.05≤x≤0.25，0.04≤y≤0.15；所述二维PIN结红外光电探测器还包括电极。2.如权利要求1所述的二维PIN结红外光电探测器，其特征在于，Ge1‑
x
R
x
薄膜中的R元素为Sn或Si，Ge1‑
y
X
y
薄膜中X元素为Bi、Sb或Tm；p型Ge1‑
x
R
x
薄膜和i型Ge1‑
x
R
x
薄膜中的R元素相同或不同。3.一种二维PIN结红外光电探测器的制备方法，其特征在于，包括以下步骤：步骤1.清洗本征单晶Si衬底；步骤2.在步骤1清洗后的Si衬底表面采用分子束外延方法生长Ge1‑
x
R
x
薄膜，其中，薄膜的厚度为60～120nm，0.05≤x≤0.25；步骤3.在步骤2沉积的Ge1‑
x
R
x
薄膜表面进行硼原子掺杂改性处理，使薄膜的载流子浓度为10
16
‑
17
cm
‑3，得到p型Ge1‑
x
R
x
薄膜；步骤4.在步骤3得到p型Ge1‑
x
R
x
薄膜表面采用分子束外延技术生长i型Ge1‑
x
R
x
本征薄膜，其中，x含量应与步骤2中保持一致，薄膜厚度为60～120nm；步骤5.在步骤4沉积的i型Ge1‑
x
R
x
本征薄膜表面采用双源双控方法，生长n型Ge1‑
y
X y
薄膜，其中，Ge1‑
y
X y
薄膜厚度为100～120nm；步骤6.在步骤5得到的Ge1‑
y
X y
薄膜表面采用磁控射频溅射沉积、光刻并结合反应离子束刻蚀的方法制备电极，即可得到二维PIN结红外光电探测器。4.如权利要求3所述的制备方法，其特征在于，步骤2中采用分子束外延方法生长Ge1‑
x
R
x
薄膜的具体过程为：步骤2.1.将步...

【专利技术属性】
技术研发人员：邱孝鑫，张岱南，张有禄，李晨光，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：