本发明专利技术实施例提供一种半导体装置。半导体装置包括一源极特征，设置于一背侧源极接触件之上；一漏极特征，设置于一背侧介电层之上；多个通道构件，其中每个通道构件延伸于源极特征及漏极特征之间；以及一栅极结构，包绕每个通道构件，栅极结构设置于背侧介电层之上，其中背侧源极接触件与背侧介电层由一间隙隔开。背侧源极接触件与背侧介电层由一间隙隔开。背侧源极接触件与背侧介电层由一间隙隔开。
【技术实现步骤摘要】
半导体装置
[0001]本公开实施例涉及半导体装置，尤其涉及半导体结构及其形成方法。
技术介绍
[0002]半导体集成电路(IC)产业经历了指数级的增长。集成电路材料和设计方面的技术进步产生了一代又一代的集成电路，每一代都比上一代的电路更小及更复杂。在集成电路的发展过程中，功能密度(即每个芯片面积上的互连装置数量)普遍增加，而几何尺寸(即可以使用制造过程来创建的最小元件(或线路))却在减少。这种尺寸缩小的过程通常通过提高生产效率和降低相关成本来提供好处。尺寸缩小也增加了加工和制造集成电路的复杂性。
[0003]例如，随着集成电路(integratedcircuit；IC)技术向更小的技术节点发展，多栅极装置被引入，以通过增加栅极通道耦合、减少断态电流和减少短通道效应(short
‑
channeleffect；SCE)来改善闸控。多栅极装置一般是指具有栅极结构或其部分的装置，设置在通道区域一个以上的侧面。鳍式场效晶体管(fin
‑
likefield
‑
effecttransistor；FinFET)和多桥通道(multi
‑
bridge
‑
channel；MBC)晶体管是多栅极装置的示例，这些装置已成为高性能和低泄漏应用中受欢迎和有前途的候选装置。FinFET具有在一个以上的侧面上由栅极包绕的提高通道，(例如，栅极包绕从基板延伸出来的半导体材料“鳍片”的顶部和侧壁)。MBC晶体管具有栅极结构，其可以部分或全部延伸于通道区域周围，以便在两个或更多的侧面上提供进入通道区域的管道。由于其栅极结构围绕通道区域，MBC晶体管也可以称为环绕栅极晶体管(surroundinggatetransistor；SGT)或全绕式栅极(gate
‑
all
‑
around；GAA)晶体管。MBC晶体管的通道区可以由纳米线、纳米片、其他纳米结构和/或其他合适的结构形成。通道区的形状也使MBC晶体管有了其他名称，如纳米片晶体管或纳米线晶体管。
[0004]随着多栅极装置的尺寸缩小，装填所有在基板一侧的接触特征变得越来越有挑战性。为了减轻装填密度，可将路由特征移至基板的背侧。这样的路由特征可以包含背侧的电源线或背侧的接触件。背侧接触件和相邻的栅极结构之间的电容可能会影响装置性能。因此，虽然现有的背侧电力轨形成过程一般来说可以满足其预期目的，但其并非在所有面向皆令人满意。
技术实现思路
[0005]本专利技术实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。
[0006]本专利技术实施例提供一种半导体装置，包括：源极特征，设置于背侧源极接触件之上；漏极特征，设置于背侧介电层之上；多个通道构件，其中每个通道构件延伸于源极特征及漏极特征之间；以及栅极结构，包绕每个通道构件，栅极结构设置于背侧介电层之上，其中背侧源极接触件与背侧介电层由间隙隔开。
[0007]本专利技术实施例提供一种半导体结构，包括：背侧源极接触件；源极特征，设置于背侧源极接触件之上；接触蚀刻停止层，设置于源极特征之上；第一衬层，沿背侧源极接触件
的多个侧壁延伸；第二衬层，沿第一衬层延伸；以及间隙，设置于第一衬层及第二衬层之间。
[0008]本专利技术实施例提供一种方法，包括：接收工件，包括：多个通道构件，设置于基板之上；栅极结构，包绕每个通道构件，以及源极特征，设置于延伸至基板中的半导体插塞，源极特征与这些通道构件耦合；选择性移除基板而大抵上不损坏半导体插塞；在选择性移除的步骤后，沉积第一衬层于半导体插塞上；沉积牺牲衬层于第一衬层上；沉积第二衬层于牺牲衬层上；沉积背侧介电层于第二衬层上；执行平坦化工艺，以露出牺牲衬层；以及在平坦化工艺后，选择性移除露出的牺牲衬层，以在第一衬层及第二衬层之间形成间隙。
附图说明
[0009]由以下的详细叙述配合所附附图，可最好地理解本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本专利技术实施例的特征。
[0010]以下将配合所附附图详述本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术实施例的特征。
[0011]图1是根据本公开的一个或多个面向，示出具有背侧源极/漏极接触件的半导体装置的形成方法的流程图。
[0012]图2、图2A
‑
图14A、图2B
‑
图14B、图2C
‑
图14C、图2D
‑
图14D及图15是根据本公开的一个或多个面向，示出在根据图1中的方法的制造过程期间工件的局部剖面图。
[0013]附图标记如下：
[0014]100:形成方法
[0015]102
‑
126:区块
[0016]200:工件
[0017]202:基板基底
[0018]205:外层
[0019]206:内层
[0020]207:护盔层
[0021]208:介电鳍片
[0022]210C:通道区域
[0023]210D:漏极区域
[0024]210S:源极区域
[0025]214:栅极间隔物
[0026]216:内间隔特征
[0027]218:半导体插塞
[0028]220:第一外延层
[0029]222:第二外延层
[0030]224:第三外延层
[0031]226D:漏极特征
[0032]226S:源极特征
[0033]230:接触蚀刻停止层
[0034]232:第一层间介电层
[0035]234C:背侧沟道开口
[0036]234D:背侧漏极开口
[0037]250:栅极结构
[0038]252:栅极介电层
[0039]260:第一衬层
[0040]262:牺牲间隔物
[0041]264:第二衬层
[0042]266:背侧介电层
[0043]268:沟槽
[0044]269:密封材料
[0045]270:密封插塞
[0046]272:背侧接触开口
[0047]280:背侧接触件
[0048]300:MBC晶体管
[0049]2080:通道构件
[0050]W:宽度
[0051]H1:第一高度
[0052]H2:第二高度
[0053]H3:第三高度
具体实施方式
[0054]以下配合所附附图详述本公开各实施例，以便本公开所属
中技术人员可制作及使用本公开。在本公开所属
中技术人员应理解，他们能在阅读本公开后，在不脱离本公开的范围下将此处描述的示例进行各种改变或修改。因此，本本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一源极特征，设置于一背侧源极接触件之上；一漏极特征，设置于一背侧介电层之上；多个通道构件，其中每个通道构件延伸于该源极特征...
【专利技术属性】
技术研发人员：游力蓁，黄麟淯，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。