一种图像传感器结构及其制作方法和工作时序技术

本发明专利技术公开了一种图像传感器结构及其制作方法和工作时序，自像素中心向四周依次为复位晶体管源极、复位晶体管栅极、浮置扩散节点、第二转移晶体管栅极、氧化层隔离、第一转移晶体管栅极、深P阱；浮置扩散节点和复位晶体管源极设于复位晶体管栅极两侧硅的N+注入层中；第一转移晶体管栅极之下由浅到深依次为：浅P阱、次P阱、光电二极管；在第二转移晶体管栅极和复位晶体管栅极之下设有将浮置扩散节点和复位晶体管源极与光电二极管、浅P阱和次P阱隔离开的深P阱。第一转移晶体管为结型场效应晶体管，第二转移晶体管为CMOS晶体管。将结型场效应晶体管JEFT和CMOS的两种栅极同时应用在转移栅极之上，JEFT的栅极结构可以防止转移出的电子回流到PD中造成图像拖尾等噪声，既增大了像素面积而且每个像素都有单独的读出电路避免信号串扰。号串扰。号串扰。

【技术实现步骤摘要】
一种图像传感器结构及其制作方法和工作时序


[0001]本专利技术涉及一种CIS芯片设计，尤其涉及一种图像传感器结构及其制作方法和工作时序。

技术介绍

[0002]目前，CMOS图像传感器已应用于日常生活的各种场景，手机，监控，车载，医学内窥镜，人工智能等领域；在不同的应用领域对传感器的各项指标有着不同的要求。比如低光照场景下对于一样分辨率的图像传感器来说，像素面积越大，感光面积也就越大，成像质量越好；所以近年来出现很多提高像素比例的研究和专利技术，如常见的按像素单元晶体管个数计算有三管有源像素(3T
‑
APS)、钳位二极管四管有源像素(4TAPS)、钳位二极管五管有源像素(5TAPS)，其中应用比较多的是4TAPS。
[0003]现有技术在实际应用过程中，出现图像滞后拖尾现象，其严重影响用户使用体验，而造成这一现象的主要原因是电子在从像素向浮置扩散点转移过程中出现回流才导致以上现象。
[0004]有鉴于此，特提出本专利技术。

技术实现思路

[0005]本专利技术的目的是提供了一种图像传感器结构及其制作方法和工作时序，以解决现有技术中存在的上述技术问题。
[0006]本专利技术的目的是通过以下技术方案实现的：
[0007]本专利技术的图像传感器结构，自像素中心向四周依次为复位晶体管源极131、复位晶体管栅极130、浮置扩散节点122、第二转移晶体管栅极120、氧化层隔离121、第一转移晶体管栅极110，像素外围是起隔离作用的深P阱113；
[0008]所述浮置扩散节点122和复位晶体管源极131设于所述复位晶体管栅极130两侧硅的N+注入层中；
[0009]所述第一转移晶体管栅极110之下由浅到深依次为：浅P阱111、次P阱112、光电二极管115；
[0010]在第二转移晶体管栅极120和复位晶体管栅极130之下设有将浮置扩散节点122和复位晶体管源极131与光电二极管115、浅P阱111和次P阱112隔离开的深P阱113。
[0011]上述的图像传感器结构的制作方法，包括步骤：
[0012]1)像素单元形成：
[0013]通过光罩一在像素区内进行n型高能注入掺杂形成PD，而通过光罩二在像素外围则进行高能P+型注入形成像素之间的隔离层；在光罩三定义的像素内部进行p+型注入形成后续晶体管结构与PD之间的隔离；
[0014]2)结型场效应管形成：
[0015]通过光罩四在高能p+型掺杂区域与内部p+掺杂区之间由深到浅分别进行p掺杂形
成次P阱(PB)，更浅的位置进行p
‑
掺杂形成浅P阱(PW)；
[0016]3)栅极隔离氧化层形成：
[0017]在像素区域沉积厚度为60A的氧化层作为栅氧层，然后再沉积厚度为1450A的多晶硅，通过光罩五在TG1与TG2之间经过光刻和蚀刻工艺形成宽度为0.15um的沟槽与底部栅氧层相连但不会刻蚀到栅氧层，随后进行HDP化学气相沉积用二氧化硅填满沟槽，最后通过CMP工艺去除表面多余氧化物；
[0018]4)栅极形成：
[0019]通过光罩六经光刻和刻蚀工艺，形成转移栅极和复位栅极；在光罩七定义区域内进行N+型注入掺杂最终形成浮置扩散区FD和复位晶体管源极vdd。
[0020]上述的图像传感器结构的工作时序，包括：
[0021]当经过复位晶体管复位以后，FD中此时没有电子；
[0022]T1时刻，经过曝光以后PD产生光电子，此时TG1、TG2皆处于关断状态，由于掺杂离子类型和浓度是原因，此时PD的静电势最大，PW次之，PB电势最小；
[0023]T2时刻，TG1打开，TG2还是保持关断状态时，此时由于TG1的高压使PB和PW反型，电子在自上而下由高到底的电场作用下转移到PW区域，此时PW电势较大，PB次之，PD电势最小；
[0024]T3时刻，TG1关断，PW、PB和PD恢复到初始状态，由于势垒存在电子不会回流到PD之中，FD和PW在TG2两侧相当于MOS管的源漏极，当TG2打开时，电子经TG2下的沟通传输到浮置扩散节点FD，外部电路此时再读取一次FD的信号，完成一次完整的像素工作时序。
[0025]与现有技术相比，本专利技术所提供的图像传感器结构及其制作方法和工作时序，将结型场效应晶体管JEFT和CMOS的两种栅极同时应用在转移栅极之上，JEFT的栅极结构可以防止转移出的电子回流到PD中造成图像拖尾等噪声，既增大了像素面积而且每个像素都有单独的读出电路避免信号串扰。
附图说明
[0026]图1为本专利技术实施例提供的图像传感器结构俯视结构示意图；
[0027]图2图1的沿A
‑
A
’
方向的截面示意图；
[0028]图3为本专利技术实施例像素结构形成工艺流程图；
[0029]图4为本专利技术实施例像素工作时序图；
[0030]图5为本专利技术实施例电子转移路径在不同时序的电势分布示意图。
[0031]图中：
[0032]110、第一转移晶体管栅极(TG1)，111、浅P阱(PW(p
‑
))，112、次P阱(PB(p))，113、深P阱(Pwell(p+))，115、光电二极管(PD)，116、多晶硅，114、衬底(sub)，121、氧化层隔离(oxide)，120、第二转移晶体管栅极(TG2)，122、浮置扩散节点(FD)，130、复位晶体管栅极(RST)，131、复位晶体管源极(vdd)。
具体实施方式
[0033]下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，这并不
构成对本专利技术的限制。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。
[0034]首先对本文中可能使用的术语进行如下说明：
[0035]术语“和/或”是表示两者任一或两者同时均可实现，例如，X和/或Y表示既包括“X”或“Y”的情况也包括“X和Y”的三种情况。
[0036]术语“包括”、“包含”、“含有”、“具有”或其它类似语义的描述，应被解释为非排它性的包括。例如：包括某技术特征要素(如原料、组分、成分、载体、剂型、材料、尺寸、零件、部件、机构、装置、步骤、工序、方法、反应条件、加工条件、参数、算法、信号、数据、产品或制品等)，应被解释为不仅包括明确列出的某技术特征要素，还可以包括未明确列出的本领域公知的其它技术特征要素。
[0037]术语“由
……
组成”表示排除任何未明确列出的技术特征要素。若将该术语用于权利要求中，则该术语将使权利要求成为封闭式，使其不包含除明确列出的技术特征要素以外的技术特征要素，但与其相关的常规杂质除外。如果该术语只是出现在权利要求的某子句中，那么其仅限定在该子句中明确列出的要素，其他子句中所记载的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器结构，其特征在于，自像素中心向四周依次为复位晶体管源极(131)、复位晶体管栅极(130)、浮置扩散节点(122)、第二转移晶体管栅极(120)、氧化层隔离(121)、第一转移晶体管栅极(110)，像素外围是起隔离作用的深P阱(113)；所述浮置扩散节点(122)和复位晶体管源极(131)设于所述复位晶体管栅极(130)两侧硅的N+注入层中；所述第一转移晶体管栅极(110)之下由浅到深依次为：浅P阱(111)、次P阱(112)、光电二极管(115)；在第二转移晶体管栅极(120)和复位晶体管栅极(130)之下设有将浮置扩散节点(122)和复位晶体管源极(131)与光电二极管(115)、浅P阱(111)和次P阱(112)隔离开的深P阱(113)。2.根据权利要求1所述的图像传感器结构，其特征在于，所述第一转移晶体管为结型场效应晶体管，所述第二转移晶体管为CMOS晶体管。3.一种权利要求1或2所述的图像传感器结构的制作方法，其特征在于，包括步骤：1)像素单元形成：通过光罩一在像素区内进行n型高能注入掺杂形成PD，而通过光罩二在像素外围则进行高能P+型注入形成像素之间的隔离层；在光罩三定义的像素内部进行p+型注入形成后续晶体管结构与PD之间的隔离；2)结型场效应管形成：通过光罩四在高能p+型掺杂区域与内部p+掺杂区之间由深到浅分别进行p掺杂形成次P阱，更浅的位置进行p

【专利技术属性】
技术研发人员：伍建华，陈杰，旷章曲，陈多金，王菁，龚雨琛，刘志碧，马士杰，程超，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：发明
国别省市：