上电复位电路及其输出稳定性提升方法技术

本发明专利技术提供一种上电复位电路及其输出稳定性提升方法，上电复位电路包括充电模块、充放电电容、施密特触发器及延时整形模块，而充电模块包括电流产生单元及分流镜像单元，电流产生单元产生并输出第一电流，分流镜像单元接收第一电流并对第一电流进行分流，得到第二电流并镜像输出，再利用第二电流对充放电电容进行充电转化、触发整形后输出复位信号，第二电流在第一电流的基础上分流得到，相较于第一电流，第二电流受温度和电压的波动影响被分摊削弱，第二电流的温度稳定性和电压稳定性更高，提升了后续基于第二电流的复位信号的温度稳定性和电压稳定性，对应复位时间受温度和电压的影响较小，有效保证了电路或其它器件的正常工作。工作。工作。

【技术实现步骤摘要】
上电复位电路及其输出稳定性提升方法


[0001]本专利技术涉及集成电路
，特别是涉及一种上电复位电路及其输出稳定性提升方法。

技术介绍

[0002]上电复位(POR)电路广泛用于模拟、数字及射频芯片中，其作用是保证在施加电源后，电路的各部分初始化至已知的状态，确保芯片能够正常工作。传统的上电复位电路包括由 MOS管构成的充电电路、充放电电容、施密特触发器三部分，其复位时间受温度和电压的影响较大，这使得控制芯片的上位机不能在精确的时刻点去控制芯片，无法满足对上电复位时刻点有要求的整机应用场景。
[0003]因此，设计一种复位时间受温度和电压影响较小的上电复位电路显得十分必要。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种上电复位电路技术方案，用于解决传统上电复位电路的复位时间受温度和电压影响较大的技术问题，以提高电路启动工作的稳定性。
[0005]为实现上述目的及其它相关目的，本专利技术提供的技术方案如下。
[0006]一种上电复位电路，包括：
[0007]充电模块，其包括电流产生单元及分流镜像单元，所述电流产生单元产生并输出第一电流，所述分流镜像单元接收所述第一电流并对所述第一电流进行分流，得到第二电流并镜像输出；
[0008]充放电电容，接所述充电模块，在所述第二电流的作用下储能充电；
[0009]施密特触发器，接所述充放电电容，根据所述充放电电容上的储能电压输出触发信号；
[0010]延时整形模块，接所述触发信号，对所述触发信号进行延时整形后输出复位信号。
[0011]可选地，所述第二电流小于所述第一电流，所述第二电流的温度稳定性高于所述第一电流的温度稳定性，所述第二电流的电压稳定性高于所述第一电流的电压稳定性。
[0012]可选地，所述电流产生单元包括第一电阻、第一NMOS管、第二NMOS管及第三NMOS 管，所述第一NMOS管的漏极经串接的所述第一电阻后接电源电压，所述第一NMOS管的栅极接所述第一NMOS管的漏极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第二NMOS管的栅极接所述第二NMOS管的漏极，所述第二NMOS管的源极接地，所述第三NMOS的源极接地，所述第三NMOS管的栅极接所述第二NMOS管的栅极，所述第三NMOS管的漏极输出所述第一电流。
[0013]可选地，所述分流镜像单元包括第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管的源极接所述电源电压，所述第一PMOS管的栅极接所述第一PMOS管的漏极，所述第一PMOS管的漏极接所述第三NMOS管的漏极，所述第二PMOS管的源极接所述电源电压，所述
第二PMOS管的栅极接所述第二PMOS管的漏极，所述第二PMOS管的漏极接所述第三NMOS管的漏极，所述第三PMOS管的源极接所述电源电压，所述第三PMOS 管的栅极接所述第二PMOS管的栅极，所述第三PMOS管的漏极输出所述第二电流。
[0014]可选地，所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比，所述第二PMOS 管的宽长比等于所述第三PMOS管的宽长比，所述第二NMOS管的宽长比等于所述第三 NMOS管的宽长比。
[0015]可选地，所述充放电电容的一端接所述第三PMOS管的漏极，所述充放电电容的另一端接地。
[0016]可选地，所述施密特触发器包括第四PMOS管、第五PMOS管、第六PMOS管、第四 NMOS管、第五NMOS管及第六NMOS管，所述第四PMOS管的源极接所述电源电压，所述第四PMOS管的栅极接所述充放电电容的非接地端，所述第四PMOS管的漏极接所述第五 PMOS管的源极，所述第五PMOS管的栅极接所述第四PMOS管的栅极，所述第五PMOS 管的漏极接所述第四NMOS管的漏极，所述第四NMOS管的栅极接所述第四PMOS管的栅极，所述第四NMOS管的源极接所述第五NMOS管的漏极，所述第五NMOS管的栅极接所述第四NMOS管的栅极，所述第五NMOS管的源极接地，所述第六PMOS管的源极接所述第五PMOS管的源极，所述第六PMOS管的栅极接所述第五PMOS管的漏极，所述第六PMOS 管的漏极接地，所述第六NMOS管的源极接所述第四NMOS管的源极，所述第六NMOS管的栅极接所述第四NMOS管的漏极，所述第六NMOS管的漏极接所述电源电压，所述第四 NMOS管的漏极输出所述触发信号。
[0017]可选地，所述延时整形模块包括第七PMOS管、第一反相器、第二反相器及异或门，所述第七PMOS管的源极接所述电源电压，所述第七PMOS管的栅极接地，所述第七PMOS 管的漏极接所述异或门的第一输入端，所述第一反相器的输入端接收所述第四NMOS管的漏极，所述第一反相器的输出端接所述异或门的第二输入端，所述异或门的输出端接所述第二反相器的输入端，所述第二反相器的输出端输出所述复位信号。
[0018]一种上电复位电路的输出稳定性提升方法，包括：
[0019]提供第一电流；
[0020]对所述第一电流进行分流，得到第二电流，使得所述第二电流的温度稳定性和电压稳定性均高于所述第一电流；
[0021]利用所述第二电流对充放电电容充电；
[0022]根据所述充放电电容上的储能电压输出复位信号。
[0023]可选地，对所述第一电流进行分流，得到第二电流的步骤，包括：
[0024]将所述第一电流镜像输出；
[0025]在所述第一电流的镜像输出端串接两个MOS管，两个所述MOS管并联设置；
[0026]将一个所述MOS管上流过的电流镜像输出，得到所述第二电流。
[0027]如上所述，本专利技术的上电复位电路及其输出稳定性提升方法，至少具有以下有益效果：
[0028]上电复位电路的充电模块包括电流产生单元及分流镜像单元，电流产生单元产生并输出第一电流，分流镜像单元接收第一电流并对第一电流进行分流，得到第二电流并镜像输出，再利用第二电流对充放电电容进行充电转化、触发整形后输出最终的复位信号，第二电流是在第一电流的基础上分流得到的，相较于第一电流，第二电流受温度和电压的波
动影响被分摊削弱，第二电流的温度稳定性和电压稳定性更高，进而提升了后续基于第二电流得到的复位信号的温度稳定性和电压稳定性，用复位信号进行复位操作时更稳定，对应复位时间受温度和电压的影响较小，有效保证了电路或其它器件的正常工作。
附图说明
[0029]图1显示为本专利技术中上电复位电路的电路图。
[0030]图2显示为本专利技术中上电复位电路的复位时间随温度变化的仿真试验曲线。
[0031]图3显示为传统结构的上电复位电路的复位时间随温度变化的仿真试验曲线。
[0032]图4显示为本专利技术中上电复位电路的复位时间随电源电压变化的仿真试验曲线。
[0033]图5显示为传统结构的上电复位电路的复位时间随电源电压变化的仿真试验曲线。
[0034]附本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：充电模块，其包括电流产生单元及分流镜像单元，所述电流产生单元产生并输出第一电流，所述分流镜像单元接收所述第一电流并对所述第一电流进行分流，得到第二电流并镜像输出；充放电电容，接所述充电模块，在所述第二电流的作用下储能充电；施密特触发器，接所述充放电电容，根据所述充放电电容上的储能电压输出触发信号；延时整形模块，接所述触发信号，对所述触发信号进行延时整形后输出复位信号。2.根据权利要求1所述的上电复位电路，其特征在于，所述第二电流小于所述第一电流，所述第二电流的温度稳定性高于所述第一电流的温度稳定性，所述第二电流的电压稳定性高于所述第一电流的电压稳定性。3.根据权利要求2所述的上电复位电路，其特征在于，所述电流产生单元包括第一电阻、第一NMOS管、第二NMOS管及第三NMOS管，所述第一NMOS管的漏极经串接的所述第一电阻后接电源电压，所述第一NMOS管的栅极接所述第一NMOS管的漏极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第二NMOS管的栅极接所述第二NMOS管的漏极，所述第二NMOS管的源极接地，所述第三NMOS的源极接地，所述第三NMOS管的栅极接所述第二NMOS管的栅极，所述第三NMOS管的漏极输出所述第一电流。4.根据权利要求3所述的上电复位电路，其特征在于，所述分流镜像单元包括第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管的源极接所述电源电压，所述第一PMOS管的栅极接所述第一PMOS管的漏极，所述第一PMOS管的漏极接所述第三NMOS管的漏极，所述第二PMOS管的源极接所述电源电压，所述第二PMOS管的栅极接所述第二PMOS管的漏极，所述第二PMOS管的漏极接所述第三NMOS管的漏极，所述第三PMOS管的源极接所述电源电压，所述第三PMOS管的栅极接所述第二PMOS管的栅极，所述第三PMOS管的漏极输出所述第二电流。5.根据权利要求4所述的上电复位电路，其特征在于，所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比，所述第二PMOS管的宽长比等于所述第三PMOS管的宽长比，所述第二NMOS管的宽长比等于所述第三NMOS管的宽长比。6.根据权利要求1或5所述的上电复位电路，其特征在于，所述充放电电容的一端接所述第三...

【专利技术属性】
技术研发人员：吴炎辉，徐振洋，范麟，刘永光，李明剑，李家祎，
申请(专利权)人：重庆西南集成电路设计有限责任公司，
类型：发明
国别省市：