背照式全局曝光像元结构及其制备方法技术

本发明专利技术公开了一种背照式全局曝光像元结构及其制备方法，该背照式全局曝光像元结构包括：半导体衬底，所述半导体衬底具有正表面和背表面；接近半导体衬底的正表面，且设于半导体衬底内的感光单元、传输管和复位管；接近半导体衬底的正表面，且位于所述传输管和所述复位管之间的存储节点，其中，所述存储节点设于半导体衬底内，挡光层不完全包覆所述存储节点。该结构中的挡光层可以阻挡从半导体衬底背面入射的光线，极大的改善了背照式全局曝光像元结构的寄生光灵敏度性能。元结构的寄生光灵敏度性能。元结构的寄生光灵敏度性能。

【技术实现步骤摘要】
背照式全局曝光像元结构及其制备方法


[0001]本专利技术涉及半导体集成电路
，尤其涉及一种背照式全局曝光像元结构及其制备方法。

技术介绍

[0002]目前，随着互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用，对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速运动的物体，就需要使用全局曝光式快门像元结构，其中，寄生光灵敏度是全局曝光式快门像元结构中一个非常重要的指标。
[0003]图1示出了传统的背照式像元结构示意图，传统的背照式图像传感器包括光电二极管(photo diode，PD)、传输管(Transmission tube，TX)、复位管(Restore tube，RST)和电荷存储的浮置扩散区(floating diffusion，FD)(FD下文又称存储节点)。如图1所示，入射到像素单元表面的光线由于折射和散射而不能全部聚焦到光电二极管表面，有部分光线可能入射到存储节点上，存储节点在入射光的照射下也可以像光电二极管一样产生寄生光电响应。由于入射光的照射而在存储节点上产生的电荷，会影响原来存储在存储节点上的由光电二极管产生的电压信号，造成了信号的失真，一旦做成背照式结构，存储节点更容易有更多的光线入射，导致寄生光灵敏度变得更差。现有的一些背照式结构，主要通过将存储节点再连接电容值很大的电容结构，来降低存储节点电容的占比，进而弱化存储节点漏光的影响。但是，这没能从根本上改善存储节点漏光的问题，而且大电容的结构无疑增加了工艺的难度。
[0004]因此，如何能在不恶化寄生光灵敏度的同时，提供一个背照式全局曝光像元结构，是本领域技术人员亟待解决的问题。

技术实现思路

[0005]本专利技术实施例提供一种背照式全局曝光像元结构及其制备方法，用改善背照式图像传感器的寄生光灵敏度性能。
[0006]第一方面，本专利技术提供一种背照式全局曝光像元结构，包括：半导体衬底，所述半导体衬底具有正表面和背表面；接近半导体衬底的正表面，且设于半导体衬底内的感光单元、传输管和复位管；接近半导体衬底的正表面，且位于所述传输管和所述复位管之间的存储节点，其中，所述存储节点设于半导体衬底内，挡光层不完全包覆所述存储节点。该结构中的挡光层可以阻挡从半导体衬底背面入射的光线，极大的改善了背照式全局曝光像元结构的寄生光灵敏度性能。
[0007]本专利技术提供的背照式全局曝光像元结构的有益效果在于：该结构中的挡光层可以阻挡从半导体衬底背面入射的光线，极大的改善了背照式全局曝光像元结构的寄生光灵敏度性能。
[0008]可选地，挡光层靠近背表面的的一侧包覆一层氧化层。
[0009]可选地，所述挡光层包围所述存储节点接近半导体衬底的背表面的一侧。挡光层可以阻挡从半导体衬底背面入射的光线。
[0010]可选地，挡光层和所述氧化层与所述半导体衬底的正表面不连通，这样可以避免器件形成导通沟道，以致于因导通沟道导致器件无法正常工作。
[0011]可选地，多晶硅结构覆盖所述不连通处，且与半导体衬底的正表面齐平或与晶体管栅极高度齐平。多晶硅结构封住挡光层的不连通处，使存储节点位于挡光层内部。
[0012]可选地，设置于半导体衬底背表面的深沟槽，所述深沟槽临近所述感光单元；设于深沟槽上方的金属栅格结构。通过深沟槽隔离用以形成深沟槽，以隔离感光单元，从而改善电学串扰；金属栅格结构，主要用于改善光学串扰。
[0013]第二方面，本专利技术提供一种背照式全局曝光像元结构的制备方法，该方法包括如下步骤：提供半导体衬底，所述半导体衬底具有正表面和背表面；对半导体衬底进行图形化，形成凹槽；淀积挡光层；刻蚀去掉半导体衬底表面的挡光层，以及刻蚀去掉凹槽侧壁上部分的挡光层；在所述半导体衬底的正表面上形成传输管和复位管；在所述半导体衬底内形成感光单元，以及在在所述半导体衬底的凹槽内形成位于所述传输管和所述复位管之间的存储节点。
[0014]可选地，在凹槽中淀积挡光层之前，还包括：淀积氧化层；刻蚀去掉半导体衬底表面的氧化层，以及刻蚀去掉凹槽侧壁上部分的氧化层。
[0015]可选地，在所述半导体衬底的正表面上形成传输管和复位管之前，还包括：淀积一层多晶硅，所述多晶硅将凹槽全部填充；刻蚀去掉半导体衬底的正表面上的多晶硅。
[0016]可选地，在所述半导体衬底的凹槽内形成位于所述传输管和所述复位管之间的存储节点之后，还包括：形成深沟槽，所述深沟槽临近所述感光单元；在深沟槽上方形成金属栅格结构。
[0017]可选地，在所述半导体衬底的背表面上形成金属互连层及介质层。
[0018]本专利技术提供的制备方法的有益效果可以参见上述结构部分的描述，该制备方法通过先刻蚀凹槽，再形成存储节点，制作工艺易于实现，工艺偏差控制较为宽松，可靠性高。
附图说明
[0019]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为现有技术提供的一种背照式全局曝光像元结构示意图；
[0021]图2为本专利技术实施例提供的一种背照式全局曝光像元结构示意图；
[0022]图3为本专利技术实施例提供的一种背照式全局曝光像元结构的制备方法流程示意图；
[0023]图4为本专利技术实施例提供的一种形成凹槽的工艺制备阶段示意图；
[0024]图5为本专利技术实施例提供的一种形成氧化层的工艺制备阶段示意图；
[0025]图6为本专利技术实施例提供的一种形成挡光层的工艺制备阶段示意图；
[0026]图7为本专利技术实施例提供的一种形成多晶硅的工艺制备阶段示意图；
[0027]图8中的(a)为本专利技术实施例提供的一种形成传输管和复位管的工艺制备阶段示意图；
[0028]图8中的(b)为本专利技术实施例提供的一种形成感光单元和存储节点的工艺制备阶段示意图。
[0029]元件标号说明
[0030]100 半导体衬底
[0031]101 半导体衬底的背面
[0032]102 半导体衬底的正面
[0033]103 凹槽
[0034]201 感光单元
[0035]202 传输管
[0036]203 复位管
[0037]301 氧化层
[0038]302 挡光层
[0039]303 多晶硅层
[0040]304 存储节点
具体实施方式
[0041]为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。
[0042]需要说明的是，在下述的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种背照式全局曝光像元结构，其特征在于，包括：半导体衬底，所述半导体衬底具有正表面和背表面；接近半导体衬底的正表面，且设于半导体衬底内的感光单元、传输管和复位管；接近半导体衬底的正表面，且位于所述传输管和所述复位管之间的存储节点，其中，所述存储节点设于半导体衬底内，挡光层不完全包覆所述存储节点。2.根据权利要求1所述的背照式全局曝光像元结构，其特征在于，挡光层靠近背表面的的一侧包覆一层氧化层。3.根据权利要求1或2所述的背照式全局曝光像元结构，其特征在于，所述挡光层包围所述存储节点接近半导体衬底的背表面的一侧。4.根据权利要求2所述的背照式全局曝光像元结构，其特征在于，所述挡光层和所述氧化层与所述半导体衬底的正表面不连通。5.根据权利要求4所述的背照式全局曝光像元结构，其特征在于，多晶硅结构覆盖所述不连通处，且与半导体衬底的正表面齐平或与晶体管栅极高度齐平。6.根据权利要求4所述的背照式全局曝光像元结构，其特征在于，还包括：设置于半导体衬底背表面的深沟槽，所述深沟槽临近所述感光单元；设于深沟槽上方的金属栅格结构。7.根据权利要求4所述的背照式全局曝光像元结构，其特征在于，所述挡光层材料包括金属、金属化合物或金属硅化物中的至少一种。8.根据权利要求7所述的背照式全局曝光像元结构，其特征在于，所述金属包括钨、铜、铝或镍中的至少一种。9.根据...

【专利技术属性】
技术研发人员：李梦，
申请(专利权)人：上海微阱电子科技有限公司，
类型：发明
国别省市：