具有包括无阱晶体管的CMOS结构的集成器件制造技术

一种集成器件，包括：衬底、第一晶体管和第二晶体管。第二晶体管被配置为耦合到第一晶体管。第一晶体管被配置为用作N型沟道金属氧化物半导体晶体管。第一晶体管包括在衬底之上设置的电介质层；在电介质层之上设置的第一源极；在电介质层之上设置的第一漏极；耦合到第一源极和第一漏极的第一多个沟道；以及围绕多个沟道的第一栅极。第二晶体管被配置为作为P型沟道金属氧化物半导体晶体管。第二晶体管包括电介质层；在电介质层之上设置的第二源极；在电介质层之上设置的第二漏极；耦合到第二源极和第二漏极的第二多个沟道；以及第二栅极。以及第二栅极。以及第二栅极。

【技术实现步骤摘要】
【国外来华专利技术】具有包括无阱晶体管的CMOS结构的集成器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月12日在美国专利商标局提交的非临时申请No.16/817,446以及于2019年8月21日在美国专利商标局提交的临时申请No.62/890,012的优先权和权益，这些申请的全部内容通过引用并入本文，如同在下文中完整阐述并用于所有适用目的。


[0003]各种特征涉及集成器件，但更具体地涉及具有包括无阱晶体管的CMOS结构的集成器件。

技术介绍

[0004]图1图示了包括P型沟道金属氧化物半导体(PMOS)晶体管120和N型沟道金属氧化物半导体(NMOS)晶体管140的互补金属氧化物半导体(CMOS)结构100。PMOS晶体管120在N型阱102之上形成，而NMOS晶体管140在P型阱104之上形成。N型阱102和P型阱104二者各自形成在衬底105中。如图1所示，PMOS晶体管120和NMOS晶体管140在双阱布置中被定位为彼此相邻。PMOS晶体管120和NMOS晶体管140被间隔物(S)分离。间隔物(S)可以表示N型阱102和P型阱104之间的间隔。诸如集成电路(IC)的集成器件可以包括多个CMOS结构100，每个CMOS结构100包括PMOS晶体管120和NMOS晶体管140。存在减小CMOS结构在集成器件中占用的尺寸和空间的持续需要。

技术实现思路

[0005]各种特征涉及集成器件，但更具体地涉及具有包括无阱晶体管的CMOS结构的集成器件。
[0006]一个示例提供了集成器件，其包括衬底和衬底之上形成的第一晶体管。第一晶体管包括在衬底之上设置的电介质层；在电介质层之上设置的第一源极；在电介质层之上设置的第一漏极；耦合到第一源极和第一漏极的第一多个沟道，其中第一多个沟道位于第一源极和第一漏极之间；以及围绕第一多个沟道的第一栅极。
[0007]另一示例提供了设备，设备包括衬底和衬底之上形成的第一晶体管装置。第一晶体管装置包括衬底之上设置的电介质层；电介质层之上设置的第一源极装置；电介质层之上设置的第一漏极装置；耦合到第一源极装置和第一漏极装置的第一沟道装置，其中第一沟道装置位于第一源极装置与第一漏极装置之间；以及围绕第一沟道装置的第一栅极装置。
[0008]另一示例提供了用于制造集成器件的方法。方法提供衬底。方法在衬底之上形成第一晶体管。形成第一晶体管包括在衬底之上形成第一多个沟道；在衬底之上形成电介质层；在电介质层之上形成第一源极；在电介质层之上形成第一漏极；以及围绕第一多个沟道形成第一栅极。第一多个沟道被耦合到第一源极和第一漏极。第一多个沟道位于第一源极和第一漏极之间。
附图说明
[0009]当结合附图进行以下阐述的详细描述时，各种特征、性质和优点将变得显而易见，其中相同的附图标记自始至终对应地标识。
[0010]图1图示了包括P型沟道金属氧化物半导体(PMOS)晶体管和N型沟道金属氧化物半导体(NMOS)晶体管的互补金属氧化物半导体(CMOS)结构的视图。
[0011]图2图示了在包括PMOS晶体管和NMOS晶体管的CMOS结构之上覆盖的电路图。
[0012]图3图示了在衬底之上形成的环绕栅极(gate
‑
all
‑
around)场效应晶体管(FET)的示例性视图。
[0013]图4图示了包括环绕栅极FET的集成器件的单元。
[0014]图5图示了被配置为NMOS晶体管的环绕栅极FET的示例性视图。
[0015]图6图示了被配置为PMOS晶体管的环绕栅极FET的示例性视图。
[0016]图7图示了FET的示例性能量图。
[0017]图8(包括图8A
‑
图8G)图示了用于制造无阱环绕栅极FET的示例性序列。
[0018]图9图示了用于制造无阱环绕栅极FET的方法的示例性流程图。
[0019]图10图示了包括环绕栅极FET的集成器件的剖面图。
[0020]图11(包括图11A
‑
图11B)图示了用于制造包括环绕栅极FET的集成器件的示例性序列。
[0021]图12图示了用于制造包括环绕栅极FET的集成器件的方法的示例性流程图。
[0022]图13图示了可以集成本文所述的管芯、集成器件、集成无源器件(IPD)、器件封装、封装、集成电路和/或PCB的各种电子设备。
具体实施方式
[0023]在以下描述中，给出了具体细节来提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，这些方面可以在不具有这些具体细节的情况下实践。例如，电路可以在框图中示出，以避免在不必要的细节中模糊各个方面。在其他情况下，可能未详细示出众所周知的电路、结构和技术，以免混淆本公开的各方面。
[0024]如上所述，存在对缩放互补金属氧化物半导体(CMOS)结构的持续需求，使得CMOS结构更小并且占用更少的空间。然而，将包括PMOS晶体管和NMOS晶体管的CMOS结构缩放到更小的尺寸由于阱隔离问题和可能在更小尺度的PMOS晶体管和NMOS晶体管的情况下发生的闭锁而具有局限性。
[0025]图2图示了包括位于PMOS晶体管204旁边的NMOS晶体管202的CMOS结构200的示例性视图。电路图210覆盖在CMOS结构200之上。NMOS晶体管202形成在P型阱220之上，并且PMOS晶体管204形成在N型阱240之上。P型阱220和N型阱240二者均形成在衬底201中。在某些情况下，随着P型阱220和N型阱240之间的间隔减小，NMOS晶体管202与PMOS晶体管204之间可能发生闭锁。具体地，在PMOS晶体管204的电源(例如，Vdd)与NMOS晶体管202的接地(例如，Vss)之间可能发生闭锁。这可能是在衬底201中的在P型阱220与N型阱240之间不具有足够的隔离的情况。
[0026]闭锁是可以在集成器件的CMOS结构中发生的短路类型。当在电源与接地之间创建了非预期的低阻抗路径时，可能会发生闭锁。在闭锁期间，当晶体管中的一个晶体管(例如
NMOS晶体管)接通时，另一晶体管(例如PMOS晶体管)也可以开始接通。在某些情况下，只要存在流过晶体管的一些电流，两个晶体管就可以保持彼此处于饱和状态。由于CMOS结构中的PMOS晶体管和NMOS晶体管形成得彼此更接近，因此闭锁的可能性增加。因此，为了以更小尺度提供包括PMOS晶体管和NMOS晶体管的任何种类的CMOS结构，必须解决CMOS结构的闭锁问题。
[0027]本公开描述了可以包括互补金属氧化物半导体(CMOS)结构的集成器件。CMOS结构可以包括衬底、在衬底之上形成的第一晶体管和衬底之上形成的第二晶体管。第二晶体管可以被配置为电耦合到第一晶体管。第一晶体管可以被配置为用作N型沟道金属氧化物半导体(NMOS)晶体管。第一晶体管包括在衬底之上设置的电介质层；在电介质层之上设置的第一源极；在电介质层之上设置的第一漏极；本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成器件，包括：衬底；以及第一晶体管，形成在所述衬底之上，所述第一晶体管包括：设置在所述衬底之上的电介质层；设置在所述电介质层之上的第一源极；设置在所述电介质层之上的第一漏极；耦合到所述第一源极和所述第一漏极的第一多个沟道，所述第一多个沟道位于所述第一源极与所述第一漏极之间；以及围绕所述第一多个沟道的第一栅极。2.根据权利要求1所述的集成器件，其中所述第一晶体管不具有阱。3.根据权利要求1所述的集成器件，其中所述电介质层是隔离电介质层，所述隔离电介质层被配置为将所述第一源极以及所述第一漏极与所述衬底隔离。4.根据权利要求1所述的集成器件，其中所述电介质层具有在大约7至20纳米(nm)范围内的电介质厚度。5.根据权利要求1所述的集成器件，其中来自所述第一多个沟道中的每个沟道具有大约5至10纳米(nm)的沟道厚度。6.根据权利要求1所述的集成器件，其中所述第一多个沟道包括耦合到所述第一源极和所述第一漏极的第一沟道，所述第一沟道具有第一沟道厚度，并且其中所述电介质层的电介质厚度等于或小于所述第一沟道的所述第一沟道厚度。7.根据权利要求1所述的集成器件，其中来自所述第一多个沟道的沟道包括金属组件和高K电介质层。8.根据权利要求1所述的集成器件，还包括形成在所述衬底之上的第二晶体管，所述第二晶体管包括：设置在所述衬底之上的所述电介质层；设置在所述电介质层之上的第二源极；设置在所述电介质层之上的第二漏极；耦合到所述第二源极和所述第二漏极的第二多个沟道，所述第二多个沟道位于所述第二源极与所述第二漏极之间；以及围绕所述第二多个沟道的第二栅极。9.根据权利要求8所述的集成器件，其中所述第一栅极和所述第二栅极是同一栅极的部分。10.根据权利要求8所述的集成器件，其中所述第一晶体管和所述第二晶体管均不具有阱。11.根据权利要求8所述的集成器件，其中所述第一源极和所述第一漏极各自包括N型掺杂剂(N+)，并且其中所述第二源极和所述第二漏极各自包括P型掺杂剂(P+)。12.根据权利要求8所述的集成器件，其中所述电介质层是隔离电介质层，所述隔离电介质层被配置为(i)将所述第一源极以及所述第一漏极与所述衬底隔离，以及(ii)将所述
第二源极以及所述第二漏极与所述衬底隔离。13.根据权利要求1所述的集成器件，其中所述集成器件被并入从由以下项组成的组中选择的设备：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、笔记本计算机、服务器和汽车中的设备。14.一种设备，包括：衬底；以及第一晶体管装置，形成在所述衬底之上，其中所述第一晶体管装置包括：设置在所述衬底之上的电介质层；设置在所述电介质层之上的第一源极装置；设置在所述电介质层之上的第一漏极装置；耦合到所述第一源极装置和所述第一漏极装置的第一沟道装置，所述第一沟道装置位于所述第一源极装置与所述第一漏极装置之间；以及围绕所述第一沟道装置的第一栅极装置。15....

【专利技术属性】
技术研发人员：S，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：