一种基于虚拟节点接入的半实物自组网验证方法技术

本发明专利技术涉及一种基于虚拟节点计入的半实物自组网验证方法，基于虚拟节点接入，实现自组网设备物理层、MAC层和协议层的快速测试和验证，进行对自组网性能进行评估。本发明专利技术支持多种物理层链路、MAC层控制结构、协议层路由算法，并支持通过Simulink等开发工具进行快速仿真、实现和部署，能快速完成各层次算法的评估，加速自组网设备的开发。加速自组网设备的开发。加速自组网设备的开发。

【技术实现步骤摘要】
一种基于虚拟节点接入的半实物自组网验证方法


[0001]本专利技术属于指挥指控、战术数据链、遥测遥控、航空航天、国防等行业的无线通信领域，具体涉及一种基于虚拟节点接入的半实物自组网验证方法。

技术介绍

[0002]无线自组网，也称Adhoc网络，其本意是为某一特定目的临时组建的网络，它不同于传统的蜂窝网，而是由一组按需组建的、没有任何固定基础设施辅助的可移动终端组成的网络，具有单独组网、分布式、自组织、多跳传输、抗毁性强等特点，可以在没有基础设施或基础设施被破坏情况下提供灵活方便的通信，主要限于局部范围的特殊通信场景。
[0003]从整体来看，关于无线自组网的研究已经开始很长时间了，也产生了大量的成果，涉及到无线自组网的各个方面，如物理层算法、拓扑控制、机制路由协议等，但由于自组网最核心的应用依然是军事领域，有通信环境多样、网络动态多变化、多跳通信等特点，如何有效地融入和满足战术网络的应用需求，从理论到实践还有较大的距离，需要进一步深入研究。
[0004]作为自组网终端的每个网台由应用层、协议层、MAC层和物理层四层构成，根据应用场景每一层都有多种实现算法。如何高效的对各个层次的算法进行设计和验证，一直是自组网设计中的难点。

技术实现思路

[0005]本专利技术的目的在于提出一种基于虚拟节点接入的半实物自组网验证方法，本专利技术为了克服现有自组网设备设计和验证效率低下的问题，提高应用层、协议层、MAC层和物理层设计效率、并对各层次的算法进行快速的半实物测试。本专利技术提供一种基于虚拟节点接入的半实物自组网验证方法，结合软件无线电技术，基于模型的设计技术和半实物仿真技术，使应用层、协议层、MAC层和物理层，特别是协议层、MAC层和物理层在设计初期就能通过虚拟节点的方法接入实时信号进行处理，通过软硬件协调仿真和测试原理，大大加速各个层次算法的设计效率。
[0006]本专利技术提出的一种基于虚拟节点接入的半实物自组网验证方法，所述验证方法通过虚拟节点接入模块和半实物自组网验证系统实现，其特征在于：所述半实物自组网验证系统包括宽带射频板、高性能基带板、高速中频子板、通用处理器模块和主控制模块，宽带射频板的J1接口分别通过CPCI控制总线与高性能基带板、通用处理器模块和主控制模块的J1接口进行双向连接；宽带射频板的J5接口通过FH实时控制总线连接高性能基带板的J5接口；所述宽带射频板无线连接宽带通信信号，用于宽带通信信号的收发，并支持高速跳频信号的收发；宽带射频板上设有FPGA可编程单元；高性能基带板设有高速中频子板、FPGA和 DSP，所述FPGA用于实现物理层软件模块的功能，所述DSP用于实现MAC层软件模块的功能，所述宽带射频板的输出端连接高速中频子板的输入端；通用处理器模块上设PowerPC，所述PowerPC用于实现协议层软件模块的功能；主控制模块上设有CPU处理器，所述CPU处理器用
于实现应用层软件模块的功能；所述的虚拟节点接入模块模拟物理层、MAC层、协议层和应用层的功能，并提供与半实物自组网验证系统连接的相应的物理层、MAC层、协议层和应用层数据接口，具体方法如下：宽带射频板接收无线通信信号，变频到基带后，通过高速中频子板的AD转换，采用数字信号分别送给FPGA、DSP、PowerPC和CPU处理器进行处理，分别完成物理层、MAC层、协议层和应用层的操作，进而实现组网信号的接收，反之，则实现组网信号的发射。
[0007]本专利技术中，所述物理层可由虚拟节点接入模块的物理层模块实现，或者由虚拟节点接入模块的物理层模块生成面向FPGA的代码实现。
[0008]本专利技术中，所述MAC层可由虚拟节点接入模块的MAC层模块实现，或者由虚拟节点接入模块的MAC模块生成面向DSP的代码实现。
[0009]本专利技术中，所述协议层可由虚拟节点接入模块的协议层模块实现，或者由虚拟节点接入模块的协议层模块生成面向PowerPC的代码实现。
[0010]本专利技术中，所述CPCI控制总线可采用VPX或PXI等控制总线代替。
[0011]本专利技术的有益效果在于：（1）本专利技术基于标准总线的结构，有利于系统硬件资源的扩展。基于软件无线电的硬件组成，有利于系统硬件资源的管理，并具备很好的通用性和可扩展性；（2）本专利技术支持超带宽信号的收发，有利于扩展系统的应用范围，系统提供FPGA、DSP、Power PC和CPU等高性能处理器件，对自组网各层次算法和功能进行合理的分割和分担，有利于负责系统的实现；（3）本专利技术采用模型化方式，支持物理层、MAC层和协议层的模型描述，并建立对硬件的软接口，配置自动代码生成能力，可以在模型下接入实施信号形成虚拟节点，进行算法评估和测试，当评估和测试完成后再利用自动代码生成能力，面向各种处理器件自动生成代码，最终面向全实物进行实现。覆盖理论模型，到半实物，到全实物的完整高效开发流程。
附图说明
[0012]图1为本专利技术一种基于虚拟节点接入的半实物自组网验证方法的系统结构示意图。
[0013]图2为本专利技术一种基于虚拟节点接入的半实物自组网验证方法的工作原理示意图。
[0014]图中标号：1为宽带射频板，2为高性能基带板，3为高速中频子板，，4为通用处理器板，5为主控制模块，6为CPCI控制总线，7为物理层软件模块，8为MAC层软件模块，9为协议层软件模块，10为应用层软件模块。
具体实施方式
[0015]下面通过实施例结合附图，进一步说明本专利技术。
[0016]实施例1：图1为本专利技术一种基于虚拟节点接入的半实物自组网验证方法的系统结构示意图，系统采用了标准CPCI控制总线12（可替换为VPX、PXI等总线结构），并按功能进行模块化设计，具备良好的可扩展性和可维护性。所述系统由宽带射频板1、高性能基带板2、高速中频子板4、通用处理器板6和主控制模块7组成，宽带射频板1的J1接口分别通过CPCI
控制总线12与高性能基带板2、通用处理器板6和主控制模块的J1接口进行双向连接；宽带射频板1的J5接口通过FH实时控制总线连接高性能基带板3的J5接口，是考虑到FH抗干扰模式的支持，高性能基带板3通过CPCI控制总线的J5接口对宽带射频板1进行实时控制及频率切换锁定指示信号检测；所述宽带射频板1无线连接宽带能信信号，用于宽带通信信号的收发，并支持高速跳频信号的收发，宽带射频板1上设有FPGA可编程单元2；高性能基带板3设有高速中频子板4、FPGA和 DSP，所述FPGA用于实现物理层软件模块8，所述DSP用于实现MAC层软件模块9，所述宽带射频板1的输出端连接高速中频子板4的输入端；通用处理器板6上设PowerPC，所述PowerPC用于实现协议层软件模块10；主控制模块7上设有CPU处理器，所述CPU处理器用于实现应用层软件模块11高性能基带板宽带射频板。
[0017]虚拟节点接入模块包括应用层软件模块，协议层软件模块，MAC网络模块和物理层软件模块。半实物自组网验证时，应用层软件模块运行在主控制器板的CPU处理器上，协议层软件模块生成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于虚拟节点接入的半实物自组网验证方法，所述验证方法通过虚拟节点接入模块和半实物自组网验证系统实现，其特征在于：所述半实物自组网验证系统包括宽带射频板、高性能基带板、高速中频子板、通用处理器模块和主控制模块，宽带射频板的J1接口分别通过CPCI控制总线与高性能基带板、通用处理器模块和主控制模块的J1接口进行双向连接；宽带射频板的J5接口通过FH实时控制总线连接高性能基带板的J5接口；所述宽带射频板无线连接宽带通信信号，用于宽带通信信号的收发，并支持高速跳频信号的收发；宽带射频板上设有FPGA可编程单元；高性能基带板设有高速中频子板、FPGA和 DSP，所述FPGA用于实现物理层软件模块的功能，所述DSP用于实现MAC层软件模块的功能，所述宽带射频板的输出端连接高速中频子板的输入端；通用处理器模块上设PowerPC，所述PowerPC用于实现协议层软件模块的功能；主控制模块上设有CPU处理器，所述CPU处理器用于实现应用层软件模块的功能；所述的虚拟节点接入模块模拟物理层、MAC层、协议层和应用层的功能，并提供与半实物自组网验证系统连接的相应的物理层、MAC层、协议层和应用层数据...

【专利技术属性】
技术研发人员：张俊杰，邵力强，
申请(专利权)人：上海君协光电科技发展有限公司，
类型：发明
国别省市：