一种输出电路和电压缓冲器制造技术

本发明专利技术涉及模数转换技术领域,公开了一种输出电路和电压缓冲器，包括电源端、输出电路、反馈单元和源跟随器，输出电路的输入端与电源端电连接，输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，电压输出端与源跟随器的电源端电连接，源跟随器的输出端通过反馈单元与控制开关的控制端电连接，反馈单元将源跟随器输出端和控制开关的控制端的电压差钳位到固定值，电压缓冲器包括放大电路和输出电路，在实际使用时，输出电路通过反馈单元和源跟随器反馈调节输出支路的电压输出端的输出电压大小，使采用了输出电路的电压缓冲器输出的基准电压更加稳定。器输出的基准电压更加稳定。器输出的基准电压更加稳定。

【技术实现步骤摘要】
一种输出电路和电压缓冲器


[0001]本专利技术涉及模数转换
，具体涉及一种输出电路和电压缓冲器。

技术介绍

[0002]在模数转换芯片的结构组成中，参考电压缓冲器是一个非常重要的组成部分，其主要进行量化电平输入，共模电平输入与片内参考电压产生的连接来形成一个建立速度小、负载影响小的电压传输线路。当参考电压出现波动时，会导致数模转换芯片内出现非向量的建立误差，一旦参考电压超过模数转换芯片最小分辨率的一半，就会直接在输出信号的数字域引入一定的噪声，产生一些非预期的谐波失真，恶化模数转换芯片的整体动态性能。
[0003]现有模数转换芯片中的参考电压缓冲器技术主要分为两种，一种是通过线性稳压器利用大驱动管来产生一个所需要的参考电压，此外考虑到稳定性因素，需要实现一个片外大电容补偿或是进行补偿电路的设计，无疑是降低了芯片集成度或是加大了设计的难度；第二种通过运放搭建单位增益缓冲器结构，这种方法同样也对缓冲器性能提出较高的要求，而这种单位增益缓冲器需要一个较大尺寸的负载管来实现高负载的要求。

技术实现思路

[0004]鉴于
技术介绍
的不足，本专利技术是提供了一种输出电流和电压缓冲器，所要解决的技术问题是现有数模转换芯片中的产生的参考电压不稳定以及现有电压跟随器需由于要较大尺寸管来实现高负载能力，会出现芯片面积和功耗损失。
[0005]为解决以上技术问题，第一方面本专利技术提供一种输出电路，包括电源端、输出电路、反馈单元和源跟随器，所述输出电路的输入端与所述电源端电连接，所述输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，所述电压输出端与所述源跟随器的电源端电连接，所述源跟随器的输出端通过所述反馈单元与所述控制开关的控制端电连接，所述反馈单元将所述源跟随器输出端和所述控制开关的控制端的电压差钳位到固定值。
[0006]在第一方面的某种实施方式中，所述输出电路包括第九PMOS管MP9和第八NMOS管MN8，所述第九PMOS管MP9的源极与所述电源端电连接，所述第九PMOS管MP9的漏极分别和第八NMOS管MN8的漏极和电压输出端电连接，所述第八NMOS管MN8的源极接地，所述反馈单元的第一连接端与所述第九PMOS管MP9的栅极电连接，所述反馈单元的第二连接端分别和所述第八NMOS管MN8的栅极和源跟随器的输出端电连接。
[0007]在第一方面的某种实施方式中，所述源跟随器包括第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7，所述第八PMOS管MP8的源极与所述电压输出端电连接，所述第八PMOS管MP8的漏极分别与所述反馈单元的第二连接端和第六NOMS管MN6的漏极电连接，所述第六NMOS管MN6的源极与所述第七NMOS管的漏极电连接，所述第七NMOS管MN7的源极接地，所述第六NMOS管MN6的栅极输入第一偏置电压VBN1，所述第七NMOS管MN7的栅极输入第二偏置电
压VBN2。
[0008]在第一方面的某种实施方式中，所述反馈单元包括两条传输门支路，每条传输门支路上设有四个依次串联的传输门开关，一条传送门支路的两端分别输入第三偏置电压VBN3，另一条传输门支路的两端分别输入第四偏置电压VBP3，沿第一方向，将每条传输门支路上两个相邻的两个传输门开关相连的节点分别作为第一节点、第二节点和第三节点，一条传输门支路的第一节点通过电容C1与另一条传输门支路的第一节点电连接，一条传输门支路的第二节点通过电容C2与另一条传输门支路的第二节点电连接，一条传输门支路的第三节点通过电容C3与另一条传输门支路的第三节点电连接，所述电容C2一端与所述第九PMOS管MP9的栅极电连接，所述电容C2另一端分别与所述第八NMOS管MN8的源极电连接。
[0009]在第一方面的某种实施方式中，所述第八PMOS管MP8的衬底与其自身的源极电连接。
[0010]第二方面，本专利技术提供了一种电压缓冲器，应用上述的输出电路，还包括运放电路，所述运放电路包括共源共栅放大电路和第二源跟随器，所述电源端分别与所述共源共栅放大电路和第二源跟随器电连接，所述共源共栅放大电路的第一输入端输入初始电压，所述共源共栅放大电路的输出端与所述第二源跟随器的输入端电连接，所述第二源跟随器的电压节点与所述共源共栅放大电路的第二输入端电连接。
[0011]在第二方面的某种实施方式中，所述共源共栅放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管PM5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；所述第一PMOS管MP1的源极与所述电源端电连接，所述第一PMOS管MP1的栅极输入第五偏置电压VBP1，所述第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极和第三PMOS管的源极电连接，所述第二PMOS管MP2的栅极输入初始电压，所述第三PMOS管MP3的栅极与所述第二源跟随器的电压节点电连接，所述第二PMOS管MP2的漏极与第四PMOS管MP4的源极电连接，所述第三PMOS管MP3的漏极与所述第五PMOS管MP5的源极电连接，所述第四PMOS管MP4的栅极与所述第三PMOS管MP3的栅极电连接,所述第PMOS管MP4的漏极分别与所述第二NMOS管MN2的漏极、第三NMOS管MN4的栅极和第四NMOS管MN4的栅极电连接，所述第五PMOS管MP5的漏极与所述第一NMOS管MN1的漏极电连接，所述第一NMOS管MN1的栅极与第二NMOS管MN2的栅极电连接，所述第二NMOS管MN2的源极与所述第四NMOS管MN4的漏极电连接，所述第一NMOS管MN1的源极与所述第三NMOS管MN3的漏极电连接，所述第四NMOS管MN4的源极和第三NMOS管MN3的源极均接地。
[0012]在第二方面的某种实施方式中，所述第二源跟随器包括第六PMOS管MP6、第七PMOS管MP7和第五NMOS管MN5，所述第六PMOS管MP6的源极与所述电源端电连接，所述第六PMOS管MP6的栅极输入第五偏置电压VBP1，所述第六PMOS管MP6的漏极分别和第三PMOS管MP3的栅极和第七PMOS管MP7的源极电连接，所述第七PMOS管MP7的栅极与所述第五PMOS管MP5的漏极电连接，所述第七PMOS管MP7的源极分别与所述第五NMOS管MN5的漏极和第五NMOS管MN5的栅极电连接，所述第五NMOS管MN5的源极接地；所述第七PMOS管MP7的衬底和源极电连接。
[0013]在第二方面的某种实施方式中，所述共源共栅放大电路的输出端通过滤波器与所述源跟随器电连接。
[0014]在第二方面的某种实施方式中，本专利技术还包括偏置电路，所述偏置电路包括电流支路和多路电流镜支路，每路电流镜支路、所述第一PMOS管MP1的栅极和第六PMOS管MP6的
栅极分别与所述电流支路组成了电流镜，多路电流镜支路上的电压节点向所述放大电路和输出电路提供偏置电压。
[0015]本专利技术与现有技术相比所具有的有益效果是：在本专利技术的输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输出电路，其特征在于，包括电源端、输出电路、反馈单元和源跟随器，所述输出电路的输入端与所述电源端电连接，所述输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，所述电压输出端与所述源跟随器的电源端电连接，所述源跟随器的输出端通过所述反馈单元与所述控制开关的控制端电连接，所述反馈单元将所述源跟随器输出端和所述控制开关的控制端的电压差钳位到固定值。2.根据权利要求1所述的一种输出电路，其特征在于，所述输出电路包括第九PMOS管MP9和第八NMOS管MN8，所述第九PMOS管MP9的源极与所述电源端电连接，所述第九PMOS管MP9的漏极分别和第八NMOS管MN8的漏极和电压输出端电连接，所述第八NMOS管MN8的源极接地，所述反馈单元的第一连接端与所述第九PMOS管MP9的栅极电连接，所述反馈单元的第二连接端分别和所述第八NMOS管MN8的栅极和源跟随器的输出端电连接。3.根据权利要求2所述的一种输出电路，其特征在于，所述源跟随器包括第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7，所述第八PMOS管MP8的源极与所述电压输出端电连接，所述第八PMOS管MP8的漏极分别与所述反馈单元的第二连接端和第六NOMS管MN6的漏极电连接，所述第六NMOS管MN6的源极与所述第七NMOS管的漏极电连接，所述第七NMOS管MN7的源极接地，所述第六NMOS管MN6的栅极输入第一偏置电压VBN1，所述第七NMOS管MN7的栅极输入第二偏置电压VBN2。4.根据权利要求3所述的一种输出电路，其特征在于，所述反馈单元包括两条传输门支路，每条传输门支路上设有四个依次串联的传输门开关，一条传送门支路的两端分别输入第三偏置电压VBN3，另一条传输门支路的两端分别输入第四偏置电压VBP3，沿第一方向，将每条传输门支路上两个相邻的两个传输门开关相连的节点分别作为第一节点、第二节点和第三节点，一条传输门支路的第一节点通过电容C1与另一条传输门支路的第一节点电连接，一条传输门支路的第二节点通过电容C2与另一条传输门支路的第二节点电连接，一条传输门支路的第三节点通过电容C3与另一条传输门支路的第三节点电连接，所述电容C2一端与所述第九PMOS管MP9的栅极电连接，所述电容C2另一端分别与所述第八NMOS管MN8的源极电连接。5.根据权利要求3所述的一种输出电路，其特征在于，所述第八PMOS管MP8的衬底与其自身的源极电连接。6.一种电压缓冲器，其特征在于，应用权利要求1
‑
5任一项所述的输出电路，还包括运放电路，所述运放电路包括共源共栅放大电路和第二源跟随器，所述电源端分别与所述共源共栅放大电路和第二源跟随器电连接，所述共源共栅放大电路的第一输入端输入初始电压，所述共源共栅放大电路的输出端与所述第二源跟...

【专利技术属性】
技术研发人员：宋佳音，杨中，付江铎，杨浩涵，陈文亚，黄一斌，樊晓华，
申请(专利权)人：江苏集萃智能集成电路设计技术研究所有限公司，
类型：发明
国别省市：