一种半导体器件及其制造方法技术

本申请实施例提供了一种半导体器件及其制造方法，包括衬底、第一电极层、功能层和第二电极层，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。提升存储器件的性能。提升存储器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体器件领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]随着半导体技术的快速发展，存储器件受到广泛关注。例如非易失性存储器件和动态随机存取存储(Dynamic Random Access Memory，DRAM)器件都是存储器件中备受关注的器件之一。
[0003]但是随着计算机技术等其他技术的急速发展，对于高性能的存储器件的需求也越来越大，因此，现在亟需高性能的存储器件。

技术实现思路

[0004]有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，提高存储器件的性能。
[0005]为实现上述目的，本申请有如下技术方案：
[0006]本申请实施例提供一种半导体器件，包括：
[0007]衬底；
[0008]第一电极层，位于所述衬底的一侧；
[0009]功能层，位于所述第一电极层远离所述衬底的一侧，所述功能层包括第一区域和包围所述第一区域的U型结构的第二区域，所述第二区域的U型开口的朝向平行于所述衬底且远离所述第一区域，所述第一区域的材料至少包括锗，所述第二区域包括依次层叠的U型铁电层和U型栅极；
[0010]第二电极层，位于所述功能层远离所述衬底的一侧，所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种。
[0011]可选地，所述U型结构的第二区域为弧形，沿着平行于所述衬底且远离所述第一区域的方向，所述U型开口的径向长度逐渐增大。<br/>[0012]可选地，所述第一区域的材料为锗或硅锗。
[0013]可选地，当所述第一区域的材料为硅锗时，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小。
[0014]可选地，所述锗的掺杂比例范围为10％
‑
70％。
[0015]可选地，所述铁电层的材料为HfZrO，所述铁电层的厚度范围为3
‑
30纳米。
[0016]可选地，所述衬底上具有包围所述第一电极层、所述功能层和所述第二电极层的隔离层，第一接触、第二接触和栅极接触贯穿所述隔离层分别与所述第一电极层、所述第二电极层和所述栅极电连接。
[0017]本申请实施例提供一种半导体器件的制造方法，包括：
[0018]在衬底的一侧上依次形成第一电极层、至少包括锗的半导体层和第二电极层；所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一
种；
[0019]从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口，剩余的半导体层为第一区域，所述U型开口的朝向平行于所述衬底且远离所述第一区域；
[0020]在所述U型开口内依次形成铁电层和栅极，所述铁电层和所述栅极构成第二区域，所述第二区域包围所述第一区域。
[0021]可选地，至少包括锗的半导体层的材料为硅锗，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小；
[0022]所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
[0023]利用原子层刻蚀从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
[0024]可选地，至少包括锗的半导体层的材料为锗；
[0025]所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
[0026]利用原子层刻蚀以及对所述锗具有晶面选择性的刻蚀剂，从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
[0027]本申请实施例提供了一种半导体器件，包括衬底、第一电极层、功能层和第二电极层，第一电极层为源极层或漏极层中的一种，第二电极层为源极层或漏极层中的另一种，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
附图说明
[0028]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0029]图1示出了本申请实施例提供的一种半导体器件的结构示意图；
[0030]图2示出了本申请实施例提供的另一种半导体器件的结构示意图；
[0031]图3为图2所示的半导体器件的俯视结构示意图；
[0032]图4为沿着图3所示的半导体器件的AA
’
方向截面得到的结构示意图；
[0033]图5示出了本申请实施例提供的一种半导体器件的制造方法的流程图；
[0034]图6
‑
图18示出了根据本申请实施例提供的半导体器件的制造方法制造的半导体器件的结构示意图。
具体实施方式
[0035]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
[0036]在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
[0037]其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0038]目前，对于高性能的存储器件的需求也越来越大，因此，现在亟需高性能的存储器件。
[0039]基于以上技术问题，本申请实施例提供了一种半导体器件，包括衬底、第一电极层、功能层和第二电极层，第一电极层为源极层或漏极层中的一种，第二电极层为源极层或漏极层中的另一种，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
[0040]为了更好地理解本申请的技术方案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；第一电极层，位于所述衬底的一侧；功能层，位于所述第一电极层远离所述衬底的一侧，所述功能层包括第一区域和包围所述第一区域的U型结构的第二区域，所述第二区域的U型开口的朝向平行于所述衬底且远离所述第一区域，所述第一区域的材料至少包括锗，所述第二区域包括依次层叠的U型铁电层和U型栅极；第二电极层，位于所述功能层远离所述衬底的一侧，所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种。2.根据权利要求1所述的半导体器件，其特征在于，所述U型结构的第二区域为弧形，沿着平行于所述衬底且远离所述第一区域的方向，所述U型开口的径向长度逐渐增大。3.根据权利要求1所述的半导体器件，其特征在于，所述第一区域的材料为锗或硅锗。4.根据权利要求3所述的半导体器件，其特征在于，当所述第一区域的材料为硅锗时，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小。5.根据权利要求4所述的半导体器件，其特征在于，所述锗的掺杂比例范围为10％
‑
70％。6.根据权利要求1
‑
5任意一项所述的半导体器件，其特征在于，所述铁电层的材料为HfZrO，所述铁电层的厚度范围为3
‑
30纳米。7.根据权利要求1
‑
...

【专利技术属性】
技术研发人员：黄伟兴，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：