本发明专利技术公开了一种更新L2P表的方法，包括以下步骤：响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；将所述逻辑地址和所述消息体发送到第二核；所述第二核根据所述消息体和所述逻辑地址更新L2P表。本发明专利技术还公开了一种系统、计算机设备以及可读存储介质。本发明专利技术提出的方案能够节省core资源，防止core的处理速度成为速度瓶颈，并且降低core在单次写流程中所需的操作，降低写延迟。降低写延迟。降低写延迟。
【技术实现步骤摘要】
一种更新L2P表的方法、系统、设备以及介质
[0001]本专利技术涉及存储领域，具体涉及一种更新L2P表的方法、系统、设备以及存储介质。
技术介绍
[0002]为了高效读写，并充分发挥多核CPU的性能，通常需要不同core或同一个core的不同状态下进行分工，处理HOST命令和更新L2P表的功能在不同状态或core上进行分工。
[0003]SSD的core资源非常宝贵，写操作完成后修改L2P表这种大规模操作DDR的工作使用core太浪费资源，所以要用CPU的硬件批量进行，现在为了更高效的使用硬件批量处理DDR，通常会在改表之前轮询访问映射关系，查看逻辑地址是否连续，这依然消耗了一定的core资源。
技术实现思路
[0004]有鉴于此，为了克服上述问题的至少一个方面，本专利技术实施例提出一种更新L2P表的方法，包括以下步骤：
[0005]响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；
[0006]将所述逻辑地址和所述消息体发送到第二核；
[0007]所述第二核根据所述消息体和所述逻辑地址更新L2P表。
[0008]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0009]响应于上一个逻辑地址与下一个逻辑地址之间连续，将所述消息体中对应比特位的标志位置为第一预设值；
[0010]响应于上一个逻辑地址与下一个逻辑地址之间不连续，将所述消息体中对应比特位的标志位置为第二预设值。
[0011]在一些实施例中，所述第二核根据所述消息体和所述逻辑地址更新L2P表，进一步包括：
[0012]确定所述消息体中第二预设值的位置；
[0013]根据所述第二预设值的位置确定所述逻辑地址中若干段连续的逻辑地址；
[0014]根据每一段连续的逻辑地址对L2P表中的物理地址进行更新。
[0015]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0016]根据所述数据写入请求中携带的逻辑地址的长度生成预设比特位的消息体。
[0017]基于同一专利技术构思，根据本专利技术的另一个方面，本专利技术的实施例还提供了一种更新L2P表的系统，包括：
[0018]生成模块，配置为响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；
[0019]发送模块，配置为将所述逻辑地址和所述消息体发送到第二核；
[0020]更新模块，配置为使所述第二核根据所述消息体和所述逻辑地址更新L2P表。
[0021]在一些实施例中，生成模块还配置为：
[0022]响应于上一个逻辑地址与下一个逻辑地址之间连续，将所述消息体中对应比特位的标志位置为第一预设值；
[0023]响应于上一个逻辑地址与下一个逻辑地址之间不连续，将所述消息体中对应比特位的标志位置为第二预设值。
[0024]在一些实施例中，更新模块还配置为：
[0025]确定所述消息体中第二预设值的位置；
[0026]根据所述第二预设值的位置确定所述逻辑地址中若干段连续的逻辑地址；
[0027]根据每一段连续的逻辑地址对L2P表中的物理地址进行更新。
[0028]在一些实施例中，生成模块还配置为：
[0029]根据所述数据写入请求中携带的逻辑地址的长度生成预设比特位的消息体。
[0030]基于同一专利技术构思，根据本专利技术的另一个方面，本专利技术的实施例还提供了一种计算机设备，包括：
[0031]至少一个处理器；以及
[0032]存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行以下步骤：
[0033]响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；
[0034]将所述逻辑地址和所述消息体发送到第二核；
[0035]所述第二核根据所述消息体和所述逻辑地址更新L2P表。
[0036]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0037]响应于上一个逻辑地址与下一个逻辑地址之间连续，将所述消息体中对应比特位的标志位置为第一预设值；
[0038]响应于上一个逻辑地址与下一个逻辑地址之间不连续，将所述消息体中对应比特位的标志位置为第二预设值。
[0039]在一些实施例中，所述第二核根据所述消息体和所述逻辑地址更新L2P表，进一步包括：
[0040]确定所述消息体中第二预设值的位置；
[0041]根据所述第二预设值的位置确定所述逻辑地址中若干段连续的逻辑地址；
[0042]根据每一段连续的逻辑地址对L2P表中的物理地址进行更新。
[0043]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0044]根据所述数据写入请求中携带的逻辑地址的长度生成预设比特位的消息体。
[0045]基于同一专利技术构思，根据本专利技术的另一个方面，本专利技术的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行以下步骤：
[0046]响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；
[0047]将所述逻辑地址和所述消息体发送到第二核；
[0048]所述第二核根据所述消息体和所述逻辑地址更新L2P表。
[0049]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0050]响应于上一个逻辑地址与下一个逻辑地址之间连续，将所述消息体中对应比特位的标志位置为第一预设值；
[0051]响应于上一个逻辑地址与下一个逻辑地址之间不连续，将所述消息体中对应比特位的标志位置为第二预设值。
[0052]在一些实施例中，所述第二核根据所述消息体和所述逻辑地址更新L2P表，进一步包括：
[0053]确定所述消息体中第二预设值的位置；
[0054]根据所述第二预设值的位置确定所述逻辑地址中若干段连续的逻辑地址；
[0055]根据每一段连续的逻辑地址对L2P表中的物理地址进行更新。
[0056]在一些实施例中，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：
[0057]根据所述数据写入请求中携带的逻辑地址的长度生成预设比特位的消息体。
[0058]本专利技术具有以下有益技术效果之一：本专利技术提出的方案能够节省core资源，防止core的处理速度成为速度瓶颈，并且降低core在单次写流程中所需的操作，降低写延迟。
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种更新L2P表的方法，其特征在于，包括以下步骤：响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体；将所述逻辑地址和所述消息体发送到第二核；所述第二核根据所述消息体和所述逻辑地址更新L2P表。2.如权利要求1所述的方法，其特征在于，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：响应于上一个逻辑地址与下一个逻辑地址之间连续，将所述消息体中对应比特位的标志位置为第一预设值；响应于上一个逻辑地址与下一个逻辑地址之间不连续，将所述消息体中对应比特位的标志位置为第二预设值。3.如权利要求2所述的方法，其特征在于，所述第二核根据所述消息体和所述逻辑地址更新L2P表，进一步包括：确定所述消息体中第二预设值的位置；根据所述第二预设值的位置确定所述逻辑地址中若干段连续的逻辑地址；根据每一段连续的逻辑地址对L2P表中的物理地址进行更新。4.如权利要求1所述的方法，其特征在于，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比特位的消息体，进一步包括：根据所述数据写入请求中携带的逻辑地址的长度生成预设比特位的消息体。5.一种更新L2P表的系统，其特征在于，包括：生成模块，配置为响应于第一核接收到数据写入请求，根据所述数据写入请求中携带的逻辑地址的连续性生成预设比...
【专利技术属性】
技术研发人员：文俊皓，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。