高电子迁移率晶体管及其制作方法技术

本发明专利技术公开一种高电子迁移率晶体管，包含一基底；一通道层，设于所述基底上；一氮化铝镓层，设于所述通道层上；以及一P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含一第一区域和一第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。区域的组成不同于所述第二区域的组成。区域的组成不同于所述第二区域的组成。

【技术实现步骤摘要】
高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及半导体
，特别是涉及一种氮化镓(GaN)高电子迁移率晶体管(high-electron mobility transistor，HEMT)及其制作方法。

技术介绍

[0002]高电子迁移率晶体管常被应用于高频的高功率放大器元件，其具有高击穿电压、高饱和电子移动速度及高温操作的特性。
[0003]典型的HEMT中，在半导体异质接面处产生二维电子气(2DEG)。2DEG代表了非常薄的导电层，所述导电层具有高度可移动且高度集中的电荷载子，所述电荷载子可在所述导电层的两个维度上自由移动，但被垂直于所述导电层的第三维度上的移动所限制。氮化镓高电子迁移率晶体管(GaN HEMT)由于其高击穿场、高电子迁移率和高电子速度，因此特别适合应用在高速和高电压电路。
[0004]对于P型GaN增强模式(enhancement mode或E-mode)高电子迁移率晶体管而言，为了达到常关型(normally-off(临界电压Vth>0))元件，必须降低氮化铝镓阻障层中的铝的所占比例，然而，降低氮化铝镓阻障层中的铝的比例却会面临导通电组(Ron)升高的问题。

技术实现思路

[0005]本专利技术的主要目的在于提供一种改良的高电子迁移率晶体管，能克服现有技术中的缺点和不足。
[0006]本专利技术一方面提供了一种高电子迁移率晶体管，包含一基底；一通道层，设于所述基底上；一氮化铝镓层，设于所述通道层上；以及一P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含一第一区域和一第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。
[0007]根据本专利技术实施例，所述第一区域位于所述P型氮化镓栅下方。
[0008]根据本专利技术实施例，所述第一区域具有由Al
x
Ga
1-x
N表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由Al
y
Ga
1-y
N表示的分子式，其中y＝0.15～1.0，其中，y>x。
[0009]根据本专利技术实施例，所述通道层包含氮化镓或氮化铝镓。
[0010]根据本专利技术实施例，所述高电子迁移率晶体管另包含一缓冲层，位于所述通道层和所述基底之间。
[0011]根据本专利技术实施例，所述高电子迁移率晶体管另包含一源极区域和一漏极区域，位于所述氮化铝镓层上；以及一源极电极和一漏极电极，分别位于所述源极区域和所述漏极区域内的所述氮化铝镓层上。
[0012]根据本专利技术实施例，所述高电子迁移率晶体管另包含一钝化层，位于所述氮化铝镓层上，其中所述钝化层覆盖所述第二区域。
[0013]根据本专利技术实施例，所述氮化铝镓层的厚度介于8至30纳米。
[0014]根据本专利技术实施例，所述P型氮化镓栅的厚度介于50至100纳米。
[0015]本专利技术另一方面提供一种高电子迁移率晶体管的制作方法，包含：提供一基底；于所述基底上形成一通道层；于所述通道层上形成一氮化铝镓层；于所述氮化铝镓层上形成一P型氮化镓栅；以及对所述氮化铝镓层进行一热处理，从而在所述氮化铝镓层中形成一第一区域和一第二区域，其中所述第一区域具有与所述第二区域不同的组成。
[0016]根据本专利技术实施例，所述热处理在一快速热处理腔室、一快速热退火腔室、一炉管或一金属有机化学气相沉积腔室中进行的。
[0017]根据本专利技术实施例，所述热处理包括以下条件：在H2、N2、NH3或其组合的气体环境中，以摄氏500到1200度之间的温度，加热时间约1分钟到2个小时。
[0018]根据本专利技术实施例，在对所述氮化铝镓层进行所述热处理后，所述方法另包含：于所述第二区域上形成一钝化层。
[0019]根据本专利技术实施例，所述第一区域位于所述P型氮化镓栅下方。
[0020]根据本专利技术实施例，所述第一区域具有由Al
x
Ga
1-x
N表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由Al
y
Ga
1-y
N表示的分子式，其中y＝0.15～1.0，其中，y>x。
[0021]根据本专利技术实施例，所述通道层包含氮化镓或氮化铝镓。
[0022]根据本专利技术实施例，所述方法另包含：在形成所述通道层之前，在所述基底上形成一缓冲层。
附图说明
[0023]图1至图5为依据本专利技术实施例所绘示的一种高电子迁移率晶体管的制作方法的剖面示意图。
[0024]图6A至图6D例示完成热处理之后，氮化铝镓层在第二区域中由Al
y
Ga
1-y
N表示的分子式中的y值，对氮化铝镓层在第二区域的深度的作图。
[0025]图7例示完成热处理之后，氮化铝镓层在第一区域中由Al
x
Ga
1-x
N表示的分子式中的x值，对氮化铝镓层在第一区域的深度的作图。
[0026]图8为在对氮化铝镓层进行热处理前，氮化铝镓层在第一区域和第二区域中由Al
x
Ga
1-x
N表示的分子式中的x值，对氮化铝镓层的深度的作图。
[0027]主要元件符号说明
[0028]1ꢀꢀ
高电子迁移率晶体管
[0029]100
ꢀꢀ
基底
[0030]101
ꢀꢀ
成核层
[0031]102
ꢀꢀ
缓冲层
[0032]103
ꢀꢀ
通道层
[0033]104
ꢀꢀ
氮化铝镓层
[0034]104a
ꢀꢀ
第一区域
[0035]104b
ꢀꢀ
第二区域
[0036]106
ꢀꢀ
P型氮化镓层
[0037]110
ꢀꢀ
主动层
[0038]116
ꢀꢀ
P型氮化镓栅
[0039]118
ꢀꢀ
读取区域
[0040]200
ꢀꢀ
热处理
[0041]302
ꢀꢀ
钝化层
[0042]304
ꢀꢀ
介电层
[0043]402
ꢀꢀ
源极电极
[0044]404
ꢀꢀ
漏极电极
[0045]406
ꢀꢀ
栅极电极
[0046]2DEG
ꢀꢀ
二维电子云
[0047]S
ꢀꢀ
源极区域
[0048]D
ꢀꢀ
漏极区域
[0049]D1
ꢀꢀ
第一方向
[0050]D2
ꢀꢀ
第二方向
具体实施方式
[0051]在下文中，将参照附图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包含：基底；通道层，设于所述基底上；氮化铝镓层，设于所述通道层上；以及P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含第一区域和第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。2.如权利要求1所述的高电子迁移率晶体管，其中，所述第一区域位于所述P型氮化镓栅下方。3.如权利要求1所述的高电子迁移率晶体管，其中，所述第一区域具有由Al
x
Ga
1-x
N表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由Al
y
Ga
1-y
N表示的分子式，其中y＝0.15～1.0，其中，y>x。4.如权利要求1所述的高电子迁移率晶体管，其中，所述通道层包含氮化镓或氮化铝镓。5.如权利要求1所述的高电子迁移率晶体管，另包含：缓冲层，位于所述通道层和所述基底之间。6.如权利要求1所述的高电子迁移率晶体管，另包含：源极区域和漏极区域，位于所述氮化铝镓层上；以及源极电极和漏极电极，分别位于所述源极区域和所述漏极区域内的所述氮化铝镓层上。7.如权利要求1所述的高电子迁移率晶体管，另包含：钝化层，位于所述氮化铝镓层上，其中所述钝化层覆盖所述第二区域。8.如权利要求1所述的高电子迁移率晶体管，其中，所述氮化铝镓层的厚度介于8至30纳米。9.如权利要求1所述的高电子迁移率晶体管，其中，所述P型氮化镓栅的厚度介于50至100纳米。...

【专利技术属性】
技术研发人员：陈彦兴，许祐铭，杨宗穆，王俞仁，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：