高速MOSFET半桥栅驱动电路制造技术

本发明专利技术是一种用于功率器件栅驱动所需要的高速MOSFET半桥栅驱动电路，电路包括输入接收电路、死区时间产生电路、低侧延时电路、低侧输出驱动电路、振荡器电路、高效率电荷泵电路、低延时高压电平移位电路和高侧输出驱动电路。本发明专利技术采用高效率电荷泵电路，消除了驱动芯片外部的自举电容和充电二极管，减小芯片引脚的同时减小了芯片的使用复杂度；通过正反馈驱动电流增强技术减小电平移位电路的延迟，提高整体驱动电路速度；根据负载大小和输入控制脉冲的频率自适应调整驱动电流，从而最大程度上提高驱动电路的电源效率；可以广泛应用于各类高功率密度电力电子系统中，特别是频率要求更高的宽禁带功率器件的栅驱动应用。的宽禁带功率器件的栅驱动应用。的宽禁带功率器件的栅驱动应用。

【技术实现步骤摘要】
高速MOSFET半桥栅驱动电路


[0001]本专利技术涉及一种用于电力电子系统的高速MOSFET半桥栅驱动电路，属于集成电路


技术介绍

[0002]进入21世纪，在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求电路应用在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。上述应用要求电力电子系统在设计效率>95％的同时，还具有高的功率密度(>500W/in3，即30.5W/cm3)、高比功率(10kW/磅,22kW/kg)和高总负载点(>1000W)。随着超结MOSFET的出现和应用普及，新一代电力电子应用系统对功率半导体器件驱动技术要求日益提高，这其中最核心的因素就是对功率半导体器件功能进行控制的高压栅驱动芯片。新一代电力电子整机系统对高压栅驱动芯片的驱动速度、智能化提出了更高的需求，从而进一步提高整机可靠性，并降低整机系统设计复杂度。
[0003]在诸多栅驱动芯片中，半桥栅驱动芯片是一种最常用的芯片架构。图1示出了电力电子应用系统中常用的典型高压半桥栅驱动芯片及应用系统电路框图。如图1所示，典型半桥驱动电路分为高侧和低侧两路通道驱动电路，高侧驱动电路采用自举升压的方式实现信号传输控制，两路低压输入HI和LI，分别进入高侧和低侧两路通道。在低侧LI输入高电平期间，LO输出高电平，开关ML导通，开关节点(SW)被下拉至地，此时VDD通过自举二极管给自举电容充电使得自举电容两端电压差接近VDD。当高侧HI输入高电平期间，HO输出高电平，高侧管MH开启，开关节点电压上升至VH，即SW上升至VH。由于自举电容两端电压不变，故HB点的自举电压被自举到SW+VDD。高侧电路始终保持VHB
–
SW≈VDD。由于半桥输出控制信号HO和LO直接驱动功率开关MH和ML的栅端，HO和LO必须具备比较大的驱动电流，该驱动电流由半桥芯片内部的输出驱动H和输出驱动L电路提供。
[0004]图1电路中，低压输入HI信号传输到HO点输出全部由高侧驱动电路完成。典型高侧驱动电路结构如图2所示，该电路结构来自美国专利US5552731，电路由高压电平移位电路、RS触发器和输出驱动电路构成，采用差分信号传输技术，以提高共模抑制能力。由于高低侧驱动电路之间有高低压隔离区，高压电平移位电路用于将低压输入HI信号传输给高侧输出驱动电路。在典型BCD工艺中，高压电平移位电路必须使用耐高压的LDMOS来实现信号传输，而高压LDMOS存在很大的寄生电容，严重限制图2所示电路的信号处理速度，采用该技术的650V高侧驱动电路的速度通常被限制在200KHz以下，无法满足以MHz的处理速度要求。因此很有必要对图2电路的延时特性进行优化，提供一种低延时高速高侧驱动电路。
[0005]图1电路采用外部自举电容和二极管组成的自举升压电路产生高侧驱动电压，结构相对简单。该设计方案存在一些缺点：(1)由于外部自举电容充电过程需要一段时间，限制了电路的最低频率和占空比范围；(2)在外部自举电容切换开启时，会承受显著的功耗，从而降低整体的效率。基于此，本专利技术对上述系统结构进行了改进。

技术实现思路

[0006]本专利技术的目的是克服现有技术中存在的不足，提供一种高速MOSFET半桥栅驱动电路，利用高储能电荷泵结构和新型电平移位模块代替自举升压电路和传统电平移位模块，可以高效率的对输出驱动电压进行变换。
[0007]本专利技术提供的高速MOSFET半桥栅驱动电路包括：输入接收电路、死区时间产生电路、低侧延时电路、低侧输出驱动电路、振荡器电路、电荷泵电路、低延时高压电平移位电路和高侧输出驱动电路；低压数字输入信号HI和HI首先进入输入接收电路进行信号电平判别和逻辑电平高压转换，分别得到中压信号H和L连接到死区时间产生电路的输入端；死区时间产生电路根据中压信号H得到高侧差分输入数据HIP和HIN连接到低延时高压电平移位电路，死区时间产生电路根据中压信号L得到低侧差分输入数据LIP和LIN连接到低侧延时电路；高侧差分输入数据HIP和HIN进入低延时高压电平移位电路得到低电位浮动的高侧驱动数据DinH，DinH连接到高侧输出驱动电路，经驱动放大得到具有较大驱动能力的高侧输出信号HO；低侧差分输入数据LIP和LIN进入低侧延时电路得到低侧驱动数据DinL，连接到低侧输出驱动电路，经驱动放大得到具有较大驱动能力的低侧输出信号LO；所述输入接收电路、死区时间产生电路、低侧延时电路、低侧输出驱动电路、振荡器电路、电荷泵电路的电源电压均为VCC，振荡器电路产生互补时钟CLK和CLKB，提供给电荷泵电路产生高侧电源Hb，高侧电源Hb与浮动地SW之间的电压差为VCC，作为高侧输出驱动电路的电源电压；所述低侧输出驱动电路和高侧输出驱动电路为电路结构完全相同的高效率输出驱动电路，它们的驱动能力受控制信号Dctrl控制；所述低延时高压电平移位电路需要同时使用低压地VSS和浮动地SW两组地电位，所述高侧输出驱动电路只需要使用浮动地SW，输入接收电路、死区时间产生电路、低侧延时电路和低侧输出驱动电路共同使用低压地VSS。
[0008]具体的，所述低延时高压电平移位电路包括：高压LDMOS晶体管MD1、高压LDMOS晶体管MD2、保护二极管D1、保护二极管D2、电阻R3、电阻R4、电阻R1、电阻R2、耦合MOS管M1、耦合MOS管M2、速度增强晶体管Me1、速度增强晶体管Me2、误差迟滞过滤电路和信号翻转检测电路；其中，高压LDMOS晶体管MD1和高压LDMOS晶体管MD2的源端接低压地VSS；高压LDMOS晶体管MD1的漏端同时连接到耦合MOS管M1的源端、保护二极管D1的阳极、电阻R3的下端和耦合MOS管M2的栅端；高压LDMOS晶体管MD2的漏端同时连接到耦合MOS管M2的源端、保护二极管D2的阳极、电阻R4的下端和耦合MOS管M1的栅端；耦合MOS管M1的漏端连接到电阻R1的上端，还连接到误差迟滞过滤电路的数据输入P端LSP和速度增强晶体管Me2的漏端；耦合MOS管M2的漏端连接到电阻R2的上端，还连接到误差迟滞过滤电路的数据输入N端LSN和速度增强晶体管Me1的漏端；电阻R1和电阻R2的下端接浮动地SW；误差迟滞过滤电路的输出为驱动数据DinH，DinH同时还作为信号翻转检测电路的输入信号；信号翻转检测电路的2个输出端分别连接速度增强晶体管Me1和速度增强晶体管Me2的栅端；保护二极管D1的阴极、保护二极管D2的阴极、电阻R3的上端、电阻R4的上端、速度增强晶体管Me1的源端和速度增强晶体管Me2的源端均连接到高压电源电压。
[0009]具体的，所述信号翻转检测电路可以由比较器电路实现。所述误差迟滞过滤电路包括：P端前馈反相器、P端去毛刺电路、P端或门、P端数据选择器、N端前馈反相器、N端去毛刺电路、N端或门、N端数据选择器和RS触发器；LSP端输入信号连接P端去毛刺电路的第一输入端，P端去毛刺电路的输出端连接P端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.高速MOSFET半桥栅驱动电路，其特征是，包括：输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、振荡器电路(5)、电荷泵电路(6)、低延时高压电平移位电路(7)和高侧输出驱动电路(8)；低压数字输入信号HI和HI首先进入输入接收电路(1)进行信号电平判别和逻辑电平高压转换，分别得到中压信号H和L连接到死区时间产生电路(2)的输入端；死区时间产生电路(2)根据中压信号H得到高侧差分输入数据HIP和HIN连接到低延时高压电平移位电路(7)，死区时间产生电路(2)根据中压信号L得到低侧差分输入数据LIP和LIN连接到低侧延时电路(3)；高侧差分输入数据HIP和HIN进入低延时高压电平移位电路(7)得到低电位浮动的高侧驱动数据DinH，DinH连接到高侧输出驱动电路(8)，经驱动放大得到具有较大驱动能力的高侧输出信号HO；低侧差分输入数据LIP和LIN进入低侧延时电路(3)得到低侧驱动数据DinL，连接到低侧输出驱动电路(4)，经驱动放大得到具有较大驱动能力的低侧输出信号LO；所述输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、振荡器电路(5)、电荷泵电路(6)的电源电压均为VCC，振荡器电路(5)产生互补时钟CLK和CLKB，提供给电荷泵电路(6)产生高侧电源Hb，高侧电源Hb与浮动地SW之间的电压差为VCC，作为高侧输出驱动电路(8)的电源电压；所述低侧输出驱动电路(4)和高侧输出驱动电路(8)为电路结构完全相同的高效率输出驱动电路，它们的驱动能力受控制信号Dctrl控制；所述低延时高压电平移位电路(7)需要同时使用低压地VSS和浮动地SW两组地电位，所述高侧输出驱动电路(8)只需要使用浮动地SW，输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)和低侧输出驱动电路(4)共同使用低压地VSS。2.根据权利要求1所述的高速MOSFET半桥栅驱动电路，其特征是，所述低延时高压电平移位电路(7)包括：高压LDMOS晶体管MD1、高压LDMOS晶体管MD2、保护二极管D1、保护二极管D2、电阻R3、电阻R4、电阻R1、电阻R2、耦合MOS管M1、耦合MOS管M2、速度增强晶体管Me1、速度增强晶体管Me2、误差迟滞过滤电路(71)和信号翻转检测电路(72)；其中，高压LDMOS晶体管MD1和高压LDMOS晶体管MD2的源端接低压地VSS；高压LDMOS晶体管MD1的漏端同时连接到耦合MOS管M1的源端、保护二极管D1的阳极、电阻R3的下端和耦合MOS管M2的栅端；高压LDMOS晶体管MD2的漏端同时连接到耦合MOS管M2的源端、保护二极管D2的阳极、电阻R4的下端和耦合MOS管M1的栅端；耦合MOS管M1的漏端连接到电阻R1的上端，还连接到误差迟滞过滤电路(71)的数据输入P端LSP和速度增强晶体管Me2的漏端；耦合MOS管M2的漏端连接到电阻R2的上端，还连接到误差迟滞过滤电路(71)的数据输入N端LSN和速度增强晶体管Me1的漏端；电阻R1和电阻R2的下端接浮动地SW；误差迟滞过滤电路(71)的输出为驱动数据DinH，DinH同时还作为信号翻转检测电路(72)的输入信号；信号翻转检测电路(72)的2个输出端分别连接速度增强晶体管Me1和速度增强晶体管Me2的栅端；保护二极管D1的阴极、保护二极管D2的阴极、电阻R3的上端、电阻R4的上端、速度增强晶体管Me1的源端和速度增强晶体管Me2的源端均连接到高压电源电压。3.根据权利要求2所述的高速MOSFET半桥栅驱动电路，其特征是，所述误差迟滞过滤电路(71)包括：P端前馈反相器(701)、P端去毛刺电路(702)、P端或门(703)、P端数据选择器(704)、N端前馈反相器(705)、N端去毛刺电路...

【专利技术属性】
技术研发人员：丁浩宸，杨超，陈志阳，徐彩云，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：发明
国别省市：