一种SiP微系统封装现场快速测试系统及测试方法技术方案

本发明专利技术涉及系统级封装模块的快速测试领域，具体涉及一种SiP微系统封装现场快速测试系统及测试方法。所述测试系统包括快速测试板、JTAG边界扫描转接盒、测试计算机和外部电源。所述快速测试板上设置有待测试SiP微系统、外部测试FPGA、微系统供电电路、IO供电电路和JTAG接插件。将所述待测试SiP微系统的全部可应用管脚与所述外部测试FPGA的通用IO管脚一一连接。所述待测试SiP微系统和所述外部测试FPGA的全部JTAG管脚均与所述JTAG接插件连接，所述JTAG接插件通过JTAG边界扫描转接盒与所述测试计算机连接。所述外部电源分别与所述微系统供电电路和IO供电电路连接。本发明专利技术电路简单、开发难度小、测试效率高。开发难度小、测试效率高。开发难度小、测试效率高。

【技术实现步骤摘要】
一种SiP微系统封装现场快速测试系统及测试方法


[0001]本专利技术涉及系统级封装模块的快速测试领域，具体涉及一种SiP微系统封装现场快速测试系统及测试方法。

技术介绍

[0002]系统级封装(System in a Package，SiP)技术作为系统微型化趋势下的重要先进封装技术，是微系统技术的主要方向之一，是实现卫星电子系统小型化的重要解决途径。SiP微系统是指利用系统级封装技术，将多个集成电路芯片(裸片)封装在单个模块中，其功能形成一个完整的电子系统。通常，这个系统需要封装多个芯片并能够独立完成特定的任务，SiP微系统具有体积小、重量轻、功能密度大等特点。
[0003]针对SiP微系统封装过程，在进行盖板密封焊接前，一般采用目检和X光等常规手段进行检验，而采用立体多层深腔键合和超高密度倒装焊等复杂工艺组装的SiP微系统，管脚和键合丝会相互遮挡，存在无法通过常规手段检验确定组装质量的问题。为解决这一问题，一些研究机构提出采用功能测试的方法，对待测SiP微系统全部对外管脚进行互联测试，然而该方法需要设计复杂的上电时序和功能电路，编写功能应用软件，开发工作量较大，且存在着功能不正常情况下，无法准确定位故障位置的问题，效率较低。还有一些研究机构提出基于边界扫描(JTAG)技术，利用JTAG测试链对SiP内部功能电路互联情况进行自动测试，然而该方法仅对部分接口电路进行测试，无法对外部连接的时钟、控制等管脚进行测试，测试覆盖性不足。
[0004]如何在不设计复杂功能电路和不编写功能应用软件情况下，对复杂SiP微系统互联组装后，尚未封盖前的对外管脚互联通断情况进行快速测试，及时识别组装异常情况，是亟待解决的一个问题。

技术实现思路

[0005]本专利技术提供了一种SiP微系统封装现场快速测试系统及测试方法，其目的在于解决现有复杂数据处理与控制SiP微系统封装过程中，无法通过常规检测手段和电功能测试手段快速检测组装质量和识别故障位置的问题。
[0006]为实现上述目的，本专利技术的技术方案为：
[0007]本专利技术提供了一种SiP微系统封装现场快速测试系统，包括快速测试板、JTAG边界扫描转接盒、测试计算机和外部电源；
[0008]所述快速测试板上设置有待测试SiP微系统、外部测试FPGA、微系统供电电路、IO供电电路和JTAG接插件。
[0009]将所述待测试SiP微系统的全部可应用管脚作为普通管脚，并将全部普通管脚与所述外部测试FPGA的通用IO管脚一一连接。
[0010]所述待测试SiP微系统的全部JTAG管脚和所述外部测试FPGA的全部JTAG管脚均与所述JTAG接插件连接，所述JTAG接插件与所述JTAG边界扫描转接盒连接，所述JTAG边界扫
描转接盒与所述测试计算机连接。
[0011]所述外部电源分别与所述微系统供电电路和IO供电电路连接，所述微系统供电电路为所述待测试SiP微系统供电，所述IO供电电路为所述外部测试FPGA供电。
[0012]进一步，所述可应用管脚包括功能管脚、时钟管脚、控制管脚、状态指示管脚。
[0013]进一步，所述待测试SiP微系统的普通管脚与所述外部测试FPGA的通用IO管脚电平匹配。
[0014]进一步，所述待测试SiP微系统的复位管脚与所述外部测试FPGA的复位管脚均为高电平。
[0015]进一步，所述待测试SiP微系统的SERDES接口自回环连接。
[0016]一种SiP微系统封装现场快速测试方法，包括以下步骤：
[0017]S1.收集待测试SiP微系统对外管脚对应芯片的器件信息，如果内部器件具有JTAG功能，则建立内部器件的测试模型，若器件无JTAG测试功能，则连接到JTAG器件上，建立测试链路；
[0018]S2.根据待测试SiP微系统的PCB版图建立JTAG扫描测试模型和建立管脚激励驱动模型；
[0019]S3.运行管脚激励驱动模型，控制待测试SiP微系统的输出管脚按照预设的顺序输出高电平和低电平，分别对应逻辑1和逻辑0；
[0020]S4.利用JTAG扫描测试工具观察外部测试FPGA中对应待测试SiP微系统输出管脚的输入状态，判断外部测试FPGA管脚读取的状态是否与待测试SiP微系统输出管脚状态相同；若是，则待测试SiP微系统输出管脚连接是正确的；若否，则执行S5；
[0021]S5.判断JTAG扫描测试模型建立是否有误，若是则修改测试模型，执行S2；若否，则判定待测试SiP微系统对应输出管脚连接断路；
[0022]S6.运行管脚激励驱动模型，控制外部测试FPGA的输出管脚按照预设的顺序输出高电平和低电平，分别对应逻辑1和逻辑0；
[0023]S7.利用JTAG扫描测试工具观察待测试SiP微系统对应外部测试FPGA输出管脚的输入状态，判断待测试SiP微系统输入管脚读取的状态是否与外部测试FPGA输出管脚状态相同；若是，则执行S9；若否，执行S8；
[0024]S8.判断JTAG扫描测试模型建立是否有误，若是则修改测试模型，执行S2；若否，则判定待测试SiP微系统对应输入管脚连接断路；
[0025]S9.判断外部测试FPGA的一个输出管脚是否会导致待测试SiP微系统两个及以上输入管脚同时识别到状态变化；若是，则以上待测试SiP微系统的管脚存在短路问题，若否，则测试正常，SiP输入管脚互联正常。
[0026]本专利技术所达到的有益效果为：
[0027]1)本专利技术提供的测试系统将待测试SiP微系统的全部可使用功能管脚作为普通IO管脚，直接连接到外部测试FPGA上，与简单的供电电路组成快速测试模块，不用设计复杂的时钟电路、上电时序控制电路、复位电路及配置电路，也不需要设计复杂的功能应用程序，只需要通过JTAG测试工具和驱动程序即可实现对外部互联管脚的连通测试，电路简单、开发难度小、测试效率高。
[0028]2)本专利技术提供的快速测试方法，只需要利用JTAG测试激励模型，将SiP微系统对外
管脚与外部测试FPGA管脚进行收发激励测试，收发测试不需要实际功能，只检测电平变换，不需要CPU内核参与，可以快速定位SiP微系统输入、输出管脚的短路和断路故障。测试方法简单、测试覆盖性高、故障定位精度高。
附图说明
[0029]图1为本专利技术的SiP微系统封装现场快速测试系统组成框图。
[0030]图2为本专利技术的SiP微系统封装现场快速测试方法实施流程。
具体实施方式
[0031]为便于本领域的技术人员理解本专利技术，下面结合附图说明本专利技术的具体实施方式。
[0032]本专利技术针对现有复杂数据处理与控制SiP微系统封装过程中，无法通过常规检测手段和电功能测试手段快速检测组装质量和识别故障位置的问题，提出了一种SiP微系统封装现场快速测试系统及测试方法，该方法不用设计复杂功能电路，也无须编写功能应用软件，只需简单的电路设计和JTAG边界扫描激励，就可快速测试外部功能管脚的互联情况本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiP微系统封装现场快速测试系统，其特征在于：包括快速测试板、JTAG边界扫描转接盒、测试计算机和外部电源；所述快速测试板上设置有待测试SiP微系统、外部测试FPGA、微系统供电电路、IO供电电路和JTAG接插件；将所述待测试SiP微系统的全部可应用管脚作为普通管脚，并将全部普通管脚与所述外部测试FPGA的通用IO管脚一一连接；所述待测试SiP微系统的全部JTAG管脚和所述外部测试FPGA的全部JTAG管脚均与所述JTAG接插件连接，所述JTAG接插件与所述JTAG边界扫描转接盒连接，所述JTAG边界扫描转接盒与所述测试计算机连接；所述外部电源分别与所述微系统供电电路和IO供电电路连接，所述微系统供电电路为所述待测试SiP微系统供电，所述IO供电电路为所述外部测试FPGA供电。2.根据权利要求1所述的一种SiP微系统封装现场快速测试系统，其特征在于：所述可应用管脚包括功能管脚、时钟管脚、控制管脚、状态指示管脚。3.根据权利要求1所述的一种SiP微系统封装现场快速测试系统，其特征在于：所述待测试SiP微系统的普通管脚与所述外部测试FPGA的通用IO管脚电平匹配。4.根据权利要求1所述的一种SiP微系统封装现场快速测试系统，其特征在于：所述待测试SiP微系统的复位管脚与所述外部测试FPGA的复位管脚均为高电平。5.根据权利要求1所述的一种SiP微系统封装现场快速测试系统，其特征在于：所述待测试SiP微系统的SERDES接口自回环连接。6.一种SiP微系统封装现场快速测试方法，利用上述权利要求1～5任一项所述的测试系统，包括以下步骤：S1.收集待测试SiP微系统对...

【专利技术属性】
技术研发人员：许振龙，张明，伍攀峰，王明贺，许良，刘志远，郭清源，
申请(专利权)人：山东航天电子技术研究所，
类型：发明
国别省市：