本发明专利技术涉及芯片数据纠错技术领域，具体公开了一种校验矩阵生成方法、装置、电子设备及存储介质，其中，方法包括以下步骤：获取信息码位数；根据信息码位数获取校验码位数和校验矩阵列数；根据校验码位数和校验矩阵列数获取数据1的总数；根据最佳最小奇重量列码的校验矩阵性质和数据1的总数分配数据1，获取初始矩阵；在初始矩阵上添加单位矩阵组成校验矩阵，单位矩阵的阶数与校验码位数相等；该方法根据代表位宽的信息码位数以及校验码位数、校验矩阵列数确定校验矩阵规模和数据1的总数，并利用最佳最小奇重量列码的校验矩阵性质完成数据1的分配，以快速完成校验矩阵的生成，能极大地缩短最佳最小奇重量列码的校验矩阵的生成时间。时间。时间。
【技术实现步骤摘要】
一种校验矩阵生成方法、装置、电子设备及存储介质
[0001]本申请涉及芯片数据纠错
，具体而言，涉及一种校验矩阵生成方法、装置、电子设备及存储介质。
技术介绍
[0002]ECC纠错码在通信领域以及存储器加固等领域广泛应用，用于芯片数据纠错。
[0003]最佳最小奇重量列码（Hsiao码）为ECC纠错码的一种，其核心是校验矩阵的搭建，而传统最佳最小奇重量列码的校验矩阵生成方法，比如基于搜索与回溯的方法，是根据原始数据位宽和所需纠错能力所预估校验位个数以初始化校验矩阵，并按照所设定的搜索条件去向量池中依次搜索满足条件的向量加入到初始校验矩阵中，一遍结束后再返回继续搜索，直到得到完整的校验矩阵。这种生成方法中，搜索完之后回溯再搜索直至得到完整校验矩阵的整个过程所需的耗时，会随着检验矩阵的增大和向量池的增大成指数增长，导致校验矩阵生成时间长。
[0004]针对上述问题，目前尚未有有效的技术解决方案。
技术实现思路
[0005]本申请的目的在于提供一种校验矩阵生成方法、装置、电子设备及存储介质，缩短校验矩阵的生成时间。
[0006]第一方面，本申请提供了一种校验矩阵生成方法，用于生成纠错用的校验矩阵，所述方法包括以下步骤：获取信息码位数；根据所述信息码位数获取校验码位数和校验矩阵列数；根据所述校验码位数和所述校验矩阵列数获取数据1的总数；根据最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取初始矩阵，所述初始矩阵列数与所述信息码位数相等，所述初始矩阵行数与所述校验码位数相等；在所述初始矩阵上添加单位矩阵组成所述校验矩阵，所述单位矩阵的阶数与所述校验码位数相等。
[0007]本申请的一种校验矩阵生成方法，不再局限于空间搜索进行生成，而是根据代表位宽的信息码位数以及校验码位数、校验矩阵列数确定校验矩阵规模和数据1的总数，并利用最佳最小奇重量列码的校验矩阵性质完成数据1的分配，以快速完成校验矩阵的生成，能极大地缩短最佳最小奇重量列码的校验矩阵的生成时间。
[0008]所述的一种校验矩阵生成方法，其中，所述根据所述信息码位数获取校验码位数和校验矩阵列数的步骤满足：n=k+r;2
r
‑1≥n；
其中，k为所述信息码位数，r为所述校验码位数，n为所述校验矩阵列数。
[0009]在该示例的一种校验矩阵生成方法中，能根据信息码位数快速获取校验码位数和校验矩阵列数。
[0010]所述的一种校验矩阵生成方法，其中，所述校验码位数取最小值。
[0011]所述的一种校验矩阵生成方法，其中，所述根据所述校验码位数和所述校验矩阵列数获取数据1的总数的步骤中，若组合≥k，数据1的总数为3n
‑
2r，若所述组合＜k，数据1的总数为。
[0012]在该示例的一种校验矩阵生成方法中，上述数据1总数的设定均满足最佳最小奇重量列码的校验矩阵性质，利于校验矩阵的生成。
[0013]所述的一种校验矩阵生成方法，其中，若所述组合＜k，所述根据最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取初始矩阵的步骤包括：根据所述组合分配数据1，获取列矩阵；根据所述最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取k
‑
列矩阵；结合所述列矩阵和所述k
‑
列矩阵，获取所述初始矩阵。
[0014]在该示例的一种校验矩阵生成方法中，由列矩阵和k
‑
列矩阵组合的初始矩阵满足最佳最小奇重量列码的校验矩阵性质。
[0015]所述的一种校验矩阵生成方法，其中，所述最佳最小奇重量列码的校验矩阵性质满足下列条件：每列含有所述数据1的个数为奇数，总的数据1的个数取最小值，每行中数据1的个数最大相差为1，没有全零的列，没有完全相同的两列。
[0016]所述的一种校验矩阵生成方法，其中，所述信息码位数为输入设定值。
[0017]在该示例的一种校验矩阵生成方法中，信息码位数为根据项目需求进行输入，能根据任意的信息码位数（即根据任意位宽）生成不同规模的可用于对应项目纠错的校验矩阵，具有适用范围广的特点。
[0018]第二方面，本申请还提供了一种校验矩阵生成装置，用于生成纠错用的校验矩阵，所述装置包括：获取模块，用于获取信息码位数；第一计算模块，用于根据所述信息码位数获取校验码位数和校验矩阵列数；第二计算模块，用于根据所述校验码位数和所述校验矩阵列数获取数据1的总数；分配模块，用于根据最佳最小奇重量列码的校验矩阵性质和数据1的总数分配数据1，获取初始矩阵，所述初始矩阵列数与所述信息码位数相等，所述初始矩阵行数与所述校验码位数相等；结合模块，用于在所述初始矩阵上添加单位矩阵组成所述校验矩阵，所述单位矩阵的阶数与所述校验码位数相等。
[0019]本申请的一种校验矩阵生成装置，不再局限于空间搜索进行生成，而是通过第一计算模块和第二计算模块根据代表位宽的信息码位数以及校验码位数、校验矩阵列数确定校验矩阵规模和数据1的总数，并利用分配模块根据最佳最小奇重量列码的校验矩阵性质
完成数据1的分配，以快速完成校验矩阵的生成，能极大地缩短最佳最小奇重量列码的校验矩阵的生成时间。
[0020]第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
[0021]第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
[0022]由上可知，本申请提供了一种校验矩阵生成方法、装置、电子设备及存储介质，其中，方法不再局限于空间搜索进行生成，而是根据代表位宽的信息码位数以及校验码位数、校验矩阵列数确定校验矩阵规模和数据1的总数，并利用最佳最小奇重量列码的校验矩阵性质完成数据1的分配，以快速完成校验矩阵的生成，能极大地缩短最佳最小奇重量列码的校验矩阵的生成时间。
附图说明
[0023]图1为本申请实施例提供的一种校验矩阵生成方法的流程图。
[0024]图2为本申请实施例提供的一种校验矩阵生成方法的详细流程图。
[0025]图3为本申请实施例提供的一种校验矩阵生成装置的结构示意图。
[0026]图4为本申请实施例提供的电子设备的结构示意图。
具体实施方式
[0027]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种校验矩阵生成方法，用于生成纠错用的校验矩阵，其特征在于，所述方法包括以下步骤：获取信息码位数；根据所述信息码位数获取校验码位数和校验矩阵列数；根据所述校验码位数和所述校验矩阵列数获取数据1的总数；根据最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取初始矩阵，所述初始矩阵列数与所述信息码位数相等，所述初始矩阵行数与所述校验码位数相等；在所述初始矩阵上添加单位矩阵组成所述校验矩阵，所述单位矩阵的阶数与所述校验码位数相等。2.根据权利要求1所述的一种校验矩阵生成方法，其特征在于，所述根据所述信息码位数获取校验码位数和校验矩阵列数的步骤满足：n=k+r;2
r
‑1≥n；其中，k为所述信息码位数，r为所述校验码位数，n为所述校验矩阵列数。3.根据权利要求2所述的一种校验矩阵生成方法，其特征在于，所述校验码位数取最小值。4.根据权利要求2所述的一种校验矩阵生成方法，其特征在于，所述根据所述校验码位数和所述校验矩阵列数获取数据1的总数的步骤中，若组合≥k，数据1的总数为3n
‑
2r，若所述组合＜k，数据1的总数为。5.根据权利要求4所述的一种校验矩阵生成方法，其特征在于，若所述组合＜k，所述根据最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取初始矩阵的步骤包括：根据所述组合分配数据1，获取列矩阵；根据所述最佳最小奇重量列码的校验矩阵性质和所述数据1的总数分配数据1，获取k
‑
...
【专利技术属性】
技术研发人员：黎永健，蒋双泉，
申请(专利权)人：芯天下技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。