指令处理方法及配置方法、装置及相关设备制造方法及图纸

本发明专利技术实施例提供了一种指令处理方法及配置方法、装置及相关设备，所述方法中，可以为待协处理器处理的指令指定指令缓存区，以控制待协处理器处理的指令写入该指令缓存区，而处理器可以为内存控制器配置指令缓存区的位置信息，使得内存控制器可以监控写入指令缓存区的指令写入情况，并在指令缓存区存在指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。本发明专利技术实施例提供的方案，降低处理器和协处理器进行信息交互的开销，提高了系统的性能。的性能。的性能。

【技术实现步骤摘要】
指令处理方法及配置方法、装置及相关设备


[0001]本专利技术实施例涉及虚拟机
，具体涉及一种指令处理方法及配置方法、装置及相关设备。

技术介绍

[0002]协处理器是一种协助CPU(central processing unit，中央处理器，下称处理器)完成其无法执行或执行效率低、效果差的处理工作而开发和应用的处理器，通常仅具有特定的运算功能。常用的协处理器包括图像处理加速器、安全算法加速器、人工智能算法加速器等，这些协处理器可以在处理器的控制下基于其特定的运算功能高效处理对应的任务。
[0003]然而，协处理器执行运算任务时，需要处理器精确控制方能完成，为系统运行增加了负担。因此，如何提升处理器和协处理器整体的系统性能，是本领域研究的重点。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供一种指令处理方法及配置方法、装置及相关设备，降低处理器和协处理器进行信息交互的开销，提高了系统的性能。
[0005]为实现上述目的，本专利技术实施例提供如下技术方案：
[0006]本专利技术实施例提供了一种指令处理方法，应用于内存控制器，包括：
[0007]监控指令缓存区内的指令写入请求，其中，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；
[0008]在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。
[0009]本专利技术实施例还提供了一种指令处理方法，应用于协处理器，包括：
[0010]获取内存控制器配置的指令的存储地址，所述存储地址由内存控制器基于与指令缓存区内的指令写入请求对应的指令的指令信息得到，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；
[0011]基于所述存储地址，读取内存中存储的指令数据，并处理所述指令。
[0012]本专利技术实施例还提供了一种配置方法，应用于处理器，包括：
[0013]确定内存中用作指令缓存区的区域，所述指令缓存区用于写入待协处理器处理的指令；
[0014]为内存控制器配置所述指令缓存区的位置信息，以使所述内存控制器监控指令缓存区内的指令写入请求，并在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。
[0015]本专利技术实施例还提供了一种指令处理装置，包括：
[0016]监控模块，用于监控指令缓存区内的指令写入请求，其中，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；
[0017]协处理器指令监控模块，用于在存在所述指令缓存区的指令写入请求时，根据与
所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。
[0018]本专利技术实施例还提供了一种指令处理装置，应用于协处理器，包括：
[0019]可配置寄存器，用于获取内存控制器配置的指令的存储地址，所述存储地址由内存控制器基于与指令缓存区内的指令写入请求对应的指令的指令信息得到，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；
[0020]控制模块，用于基于所述存储地址，读取内存中存储的指令数据，并处理所述指令。
[0021]本专利技术实施例还提供了一种配置装置，包括：
[0022]缓存区确定模块，用于确定内存中用作指令缓存区的区域，所述指令缓存区用于写入待协处理器处理的指令；
[0023]配置模块，用于为内存控制器配置所述指令缓存区的位置信息，以使所述内存控制器监控指令缓存区内的指令写入请求，并在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。
[0024]本专利技术实施例还提供了一种内存控制器，所述内存控制器被配置为执行本专利技术实施例提供的应用于内存控制器的指令处理方法。
[0025]本专利技术实施例还提供了一种协处理器，所述协处理器被配置为执行本专利技术实施例提供的应用于协处理器指令处理方法。
[0026]本专利技术实施例还提供了一种处理器，所述处理器被配置为执行本专利技术实施例提供的应用于处理器的配置方法。
[0027]本专利技术实施例还提供了一种计算机设备，其特征在于，包括：
[0028]本专利技术实施例提供的内存控制器；
[0029]本专利技术实施例提供的协处理器；
[0030]以及，本专利技术实施例提供的处理器。
[0031]本专利技术实施例还提供了一种存储介质，其特征在于，所述存储介质存储一条或多条可执行指令，所述一条或多条可执行指令用于执行本专利技术实施例提供的应用于内存控制器的指令处理方法，或者，执行本专利技术实施例提供的应用于协处理器指令处理方法，或者，执行本专利技术实施例提供的应用于处理器的配置方法。
[0032]本专利技术实施例提供了一种指令处理方法及配置方法、装置及相关设备，所述方法中，可以为待协处理器处理的指令指定指令缓存区，以控制待协处理器处理的指令写入该指令缓存区，而处理器可以为内存控制器配置指令缓存区的位置信息，使得内存控制器可以监控写入指令缓存区的指令写入情况，并在指令缓存区存在指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。
[0033]可以看出，本专利技术实施例提供的指令处理方案，可以显著减少处理器与协处理器之间的交互，降低处理器和协处理器进行信息交互的开销，提高了系统的性能。
附图说明
[0034]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0035]图1为一种计算机设备的可选架构图；
[0036]图2为一种处理器与协处理器的交互流程图；
[0037]图3为本专利技术实施例提供的配置方法的可选流程图；
[0038]图4为本专利技术实施例提供的指令处理方法的可选流程图；
[0039]图5为本专利技术实施例提供的步骤S30的可选流程图；
[0040]图6为本专利技术实施例提供的步骤S31的可选流程图；
[0041]图7为本专利技术实施例提供的步骤S31的另一可选流程图；
[0042]图8为本专利技术实施例提供的步骤S33的一可选流程图；
[0043]图9为本专利技术实施例提供的步骤S33的另一可选流程图；
[0044]图10为本专利技术实施例提供的指令处理方法的另一可选流程图；
[0045]图11为本专利技术实施例提供的应用于内存控制器的指令处理装置的可选框图；
[0046]图12为本专利技术实施例提供的应用于协处理器的指令处理装置的可选框图；
[0047]图13为本专利技术实施例提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种指令处理方法，其特征在于，应用于内存控制器，包括：监控指令缓存区内的指令写入请求，其中，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。2.根据权利要求1所述的方法，其特征在于，所述根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器，包括：获取与所述指令写入请求对应的指令的指令信息；解析所述指令信息，得到对应所述指令的存储地址和用于执行所述指令的协处理器；将所述指令的存储地址配置至所述协处理器，以指示所述协处理器处理所述指令。3.根据权利要求2所述的方法，其特征在于，所述内存控制器中配置有指令缓存区的地址信息，所述监控指令缓存区内的指令写入请求，包括：获取内存的写请求；确定所述写请求中的写地址是否为所述指令缓存区内的地址；若是，则所述写请求为所述指令缓存区的指令写入请求，执行所述根据所述指令的指令信息，将所述指令的存储地址配置至对应的协处理器；若否，则所述写请求用于向所述指令缓存区以外的区域写入数据。4.根据权利要求3所述的方法，其特征在于，所述获取与所述指令写入请求对应的指令的指令信息，具体为，获取对应所述指令写入请求的写数据。5.根据权利要求3所述的方法，其特征在于，所述解析得到所述指令信息中，对应所述指令的存储地址和用于执行所述指令的协处理器之后，所述将所述指令的存储地址配置至所述协处理器，以指示所述协处理器处理所述指令之前，还包括：根据所述指令信息，判断所述指令写入请求对应的指令是否为已执行指令；若否，确定用于执行所述指令的协处理器的当前工作状态，基于所述指令信息和用于执行所述指令的协处理器的当前工作状态，判断所述协处理器是否满足执行所述指令所需资源；若满足，执行所述将所述指令的存储地址配置至所述协处理器，以指示所述协处理器处理所述指令的步骤。6.一种指令处理方法，其特征在于，应用于协处理器，包括：获取内存控制器配置的指令的存储地址，所述存储地址由内存控制器基于与指令缓存区内的指令写入请求对应的指令的指令信息得到，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；基于所述存储地址，读取内存中存储的指令数据，并处理所述指令。7.根据权利要求6所述的方法，其特征在于，所述基于所述存储地址，读取内存中存储的指令数据，并处理所述指令，包括：基于所述存储地址，读取内存中存储的指令数据；解析所述指令数据，获取对应所述指令的待处理数据的存储位置；基于所述待处理数据的存储位置，读取内存中存储的待处理数据；根据所述指令数据和所述待处理数据，执行所述指令。
8.根据权利要求7所述的方法，其特征在于，所述协处理器配置有指令队列，所述基于所述存储地址，读取内存中存储的指令数据，包括：在所述指令队列非满时，确定是否存在用于读取指令的空闲硬件资源；若是，读取指令队列中，当前指令的下一指令在内存中的指令数据。9.根据权利要求8所述的方法，其特征在于，在读取下一指令的指令数据后，所述解析所述指令数据，获取对应所述指令的待处理数据的存储位置，具体为：解析所述下一指令的指令数据，获取对应所述下一指令的待处理数据的存储位置；所述基于所述待处理数据的存储位置，读取内存中存储的待处理数据，具体为：基于当前指令的执行状态和所述下一指令的待处理数据的存储位置，预读取内存中存储的待处理数据。10.根据权利要求6～9任一项所述的方法，其特征在于，所述基于所述存储地址，读取内存中存储的指令数据，并处理所述指令之后，还包括：将所述指令的指令处理结果写回内存的预设存储位置；通知处理器所述指令已执行。11.根据权利要求10所述的方法，其特征在于，还包括：向处理器和内存控制器反馈协处理器的当前工作状态。12.一种配置方法，其特征在于，应用于处理器，包括：确定内存中用作指令缓存区的区域，所述指令缓存区用于写入待协处理器处理的指令；为内存控制器配置所述指令缓存区的位置信息，以使所述内存控制器监控指令缓存区内的指令写入请求，并在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。13.一种指令处理装置，其特征在于，包括：监控模块，用于监控指令缓存区内的指令写入请求，其中，所述指令缓存区为预先配置的，用于将待协处理器处理的指令写入的区域；协处理器指令监控模块，用于在存在所述指令缓存区的指令写入请求时，根据与所述指令写入请求对应的指令的指令信息，将所述指令的存储地址配置至对应的协处理器。14.根据权利要求13所述的装置，其特征在于，所述协处理器指令监控模块，包括指令信息解析模块和协处理器寄存器管理模块；其中，所述指令信息解析模块用于获取与所述指令写入请求对应的指令的指令信息，并解析所述指令信息，得到对应所述指令的存储地址和用于执行所述指令的协处理器；所述协处理器寄存器管理模块用于将所述指令的存储地址配置至所述...

【专利技术属性】
技术研发人员：徐祥俊，段淑辉，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：