具有穿过半导体材料立柱的栅极材料的集成晶体管，及形成集成晶体管的方法技术

一些实施例包含集成组合件，所述集成组合件具有半导体材料立柱。所述立柱具有基座区域，且分叉成两个区段，所述两个区段从所述基座区域向上延伸。所述两个区段通过中间区域彼此水平间隔开。导电栅极位于所述中间区域内。第一源极/漏极区域位于所述基座区域内，第二源极/漏极区域位于所述区段内，且沟道区域位于所述区段内。所述沟道区域邻近于所述导电栅极且垂直安置在所述第一源极/漏极区域与所述第二源极/漏极区域之间。一些实施例包含形成集成组合件的方法。集成组合件的方法。集成组合件的方法。

【技术实现步骤摘要】
【国外来华专利技术】具有穿过半导体材料立柱的栅极材料的集成晶体管，及形成集成晶体管的方法
[0001]相关专利数据
[0002]本申请案涉及2019年7月30日提交的标题为“具有穿过半导体材料立柱的栅极材料的集成晶体管，及形成集成晶体管的方法(Integrated Transistors Having Gate Material Passing Through a Pillar of Semiconductor Material,and Methods of Forming Integrated Transistors)”的美国专利申请案第16/526,074号，所述美国专利申请案的全部内容以引用的方式并入本文中。


[0003]集成组合件(例如，存储器阵列)。具有晶体管的集成组合件，所述晶体管具有穿过半导体材料立柱的栅极材料。形成集成组合件的方法。

技术介绍

[0004]存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。实例存储器是DRAM(动态随机存取存储器)。DRAM单元可各自包括与电容器组合的晶体管。DRAM单元可布置成阵列；其中字线沿着阵列的行延伸，且数字线沿着阵列的列延伸。字线可与存储器单元的晶体管耦合。每一存储器单元可通过字线中的一个与数字线中的一个的组合来唯一地寻址。
[0005]持续的目标是提高集成电路系统的集成度，其中相关的目标是提高集成电路组件的封装密度。期望开发可扩展到高集成度的新DRAM架构，及开发制作此类DRAM架构的方法。
附图说明
[0006]图1是实例存储器阵列的区域的图解三维视图。
[0007]图2A及2B是实例存储器阵列的区域的图解俯视图。
[0008]图3A及3B是在实例方法的工艺阶段处的实例集成组合件的区域的图解横截面侧视图。图3A的视图沿着图3B的线A
‑
A，且图3B的视图沿着图3A的线B
‑
B。
[0009]图4A及4B是在图3A及3B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图4A的视图沿着图4B的线A
‑
A，且图4B的视图沿着图4A的线B
‑
B。
[0010]图5A及5B是在图4A及4B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图5A的视图沿着图5B的线A
‑
A，且图5B的视图沿着图5A的线B
‑
B。
[0011]图6A及6B是在图5A及5B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图6A的视图沿着图6B的线A
‑
A，且图6B的视图沿着图6A的线B
‑
B。
[0012]图7A及7B是在图6A及6B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成
组合件的区域的图解横截面侧视图。图7A的视图沿着图7B的线A
‑
A，且图7B的视图沿着图7A的线B
‑
B。
[0013]图8A及8B是在图7A及7B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图8A的视图沿着图8B的线A
‑
A，且图8B的视图沿着图8A的线B
‑
B。
[0014]图8C及8D是在图7A的工艺阶段之后且为图8A的工艺阶段的替代方案的实例工艺阶段的图3A的实例集成组合件的区域的图解横截面侧视图。
[0015]图9A及9B是在图8A及8B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图9A的视图沿着图9B的线A
‑
A，且图9B的视图沿着图9A的线B
‑
B。
[0016]图10A及10B是在图9A及9B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图10A的视图沿着图10B的线A
‑
A，且图10B的视图沿着图10A的线B
‑
B。
[0017]图11A及11B是在图10A及10B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图11A的视图沿着图11B的线A
‑
A，且图11B的视图沿着图11A的线B
‑
B。
[0018]图12A及12B是在图11A及11B的工艺阶段之后的实例工艺阶段的图3A及3B的实例集成组合件的区域的图解横截面侧视图。图12A的视图沿着图12B的线A
‑
A，且图12B的视图沿着图12A的线B
‑
B。
[0019]图13是实例存储器阵列的区域的图解三维视图。
[0020]图14是图13的存储器阵列的放大区域的图解三维视图。
[0021]图14A是图14的存储器阵列的区域的替代方案的存储器阵列的区域的图解三维视图。
[0022]图15是实例存储器阵列的区域的图解示意图。
[0023]图16是包括堆叠层的实例组合件的区域的图解横截面侧视图。
具体实施方式
[0024]一些实施例包含具有集成晶体管的组合件，所述晶体管具有延伸穿过半导体材料立柱的导电栅极材料。集成晶体管可并入到存储器阵列(例如，DRAM阵列)中。一些实施例包含形成集成晶体管的方法。参考图1到16描述实例实施例。
[0025]参考图1，集成组合件10包含支撑在基座12上方的存储器阵列14。
[0026]基座12可包括半导体材料；且可包括(例如)单晶硅、基本上由其组成，或由其组成。基座12可被称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于块体半导体材料，例如半导体晶片(单独的或在包括其它材料的组合件中)，及半导体材料层(单独的或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基座12可对应于含有一或多个与集成电路制作相关联的材料的半导体衬底。此类材料可包含例如耐火金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多个。
[0027]在基座与存储器阵列14之间提供间隙以指示在基座12与存储器阵列14之间可形
成其它材料及组件。例如，存储器阵列可由绝缘材料(未展示)支撑。
[0028]存储器阵列14包含沿着由y轴表示的第一方向延伸的数字线(位线、感测线)16，且包含沿着由x轴表示的第二方向延伸的字线(存取线)18。在一些实施例中，字线18可被认为是沿着存储器阵列14的行方向延伸，且数字线16可被认为是沿着存储器阵列的列方向延伸。x及y轴线方向中的一个可被称为第一水平方向，且另一个可被称为第二水平方向；其中第一水平方向与第二水平方向交叉(相交)。在所说明实施例中，第一水平方向(x轴或y轴的方向)与第二水平方向(x轴及y轴中的另一个的方向)本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成组合件，其包括：半导体材料立柱；所述立柱具有基座区域，且分叉成两个区段，所述两个区段从所述基座区域向上延伸；所述两个区段是第一区段及第二区段，且通过中间区域彼此水平间隔开；导电栅极，其位于所述中间区域内；及第一源极/漏极区域，其位于所述基座区域内；第二源极/漏极区域，其位于所述第一区段及所述第二区段内；及沟道区域，其位于所述第一区段及所述第二区段内；所述沟道区域邻近所述导电栅极且垂直安置在所述第一源极/漏极区域与所述第二源极/漏极区域之间。2.根据权利要求1所述的集成组合件，其中所述半导体材料包括硅。3.根据权利要求1所述的集成组合件，所述集成组合件包括数字线，所述数字线位于所述基座下方且与所述第一源极/漏极区域电耦合，且所述集成组合件包括存储元件，所述存储元件与所述第二源极/漏极区域电耦合。4.根据权利要求1所述的集成组合件，其中所述导电栅极包括顶部表面、底部表面及在所述顶部表面与所述底部表面之间延伸的侧壁表面；且所述集成组合件包括沿着所述导电栅极的所述侧壁表面的绝缘材料。5.根据权利要求4所述的集成组合件，其中所述绝缘材料包括铁电材料。6.根据权利要求4所述的集成组合件，其中所述绝缘材料不包括铁电材料。7.根据权利要求4所述的集成组合件，其中所述绝缘材料还沿着所述导电栅极的所述顶部表面。8.根据权利要求4所述的集成组合件，其中所述绝缘材料是第一绝缘材料，且其中具有与所述第一绝缘材料不同的组合物的第二绝缘材料沿着所述导电栅极的所述顶部表面。9.根据权利要求4所述的集成组合件，其中所述绝缘材料还沿着所述导电栅极的所述底部表面。10.根据权利要求4所述的集成组合件，其中所述绝缘材料是第一绝缘材料，且其中具有与所述第一绝缘材料不同的组合物的第二绝缘材料沿着所述导电栅极的所述底部表面。11.根据权利要求1所述的集成组合件，其中所述导电栅极包括顶部表面；且其中导电互连件位于所述顶部表面上方且通过中间介电材料与所述顶部表面间隔开；且其中所述导电互连件的至少一部分位于所述第一区段与所述第二区段之间。12.根据权利要求11所述的集成组合件，其包括存储元件，所述存储元件通过所述导电互连件与所述第二源极/漏极区域电耦合。13.根据权利要求12所述的集成组合件，其中所述存储元件是电容器。14.根据权利要求13所述的集成组合件，其中所述电容器包括铁电绝缘材料。15.根据权利要求13所述的集成组合件，其中所述电容器不包括铁电绝缘材料。16.一种存储器阵列，其包括：数字线，其沿着第一方向水平延伸；半导体材料立柱，其从所述数字线向上延伸；字线，其穿过所述立柱的中心区域；所述字线沿着与所述第一方向相交的第二方向水平延伸；所述字线中的每一个具有在顶部表面与底部表面之间延伸的一对相对的侧壁表面；所述立柱的所述半导体材料沿着所述对相对的侧壁表面中的两个所述相对的侧壁表面；
第一源极/漏极区域，其位于所述立柱内且与所述数字线电耦合；第二源极/漏极区域，其位于所述立柱内且与所述第一源极/漏极区域垂直地偏移；沟道区域，其位于所述立柱内，邻近所述字线，且垂直安置在所述第一源极/漏极区域与所述第二源极/漏极区域之间；及存储元件，其与所述第二源极/漏极区域电耦合。17.根据权利要求16所述的存储器阵列，其中所述存储元件是电容器。18.根据权利要求16所述的存储器阵列，其位于多层组合件的层内。19.根据权利要求16所述的存储器阵列，其中所述立柱中的每一个包括基座区域及从所述基座区域向上延伸的一对突出部；所述字线在所述突出部之间通过。20.根据权利要求19所述的存储器阵列，其中所述第二源极/漏极区域及所述沟道区域位于所述突出部内。21.根据权利要求19所述的存储器阵列，其中导电互连件位于所述字线上方且位于所述突出部之间；且其中所述存储元件通过所述导电互连件与所述第二源极/漏极区域电耦合。22.根据权利要求21所述的存储器阵列，其中所述导...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：