半导体器件及其形成方法技术

本发明专利技术提供一种半导体器件及其形成方法，方法包括：提供基底，在基底上形成介质层；刻蚀所述介质层，在所述介质层内形成接触孔，暴露出所述基底表面；在所述接触孔底部暴露出的所述基底的表面形成金属硅化物层和阻挡层，所述阻挡层覆盖所述金属硅化物层的表面；形成位于所述阻挡层表面的插塞层，所述插塞层填充满所述接触孔；利用阻挡层将金属硅化物层与插塞层进行分离，避免金属硅化物层与插塞层中的扩散离子进行反应而对插塞层造成的损伤，从而提高了形成的插塞层质量，使得形成的半导体器件的电学性能和使用性能都得到提高。电学性能和使用性能都得到提高。电学性能和使用性能都得到提高。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
[0003]在半导体器件的制作过程中，通常通过金属连接结构实现电流的导通，进而实现半导体器件的特定功能。一般的，在不同半导体器件之间连接有金属插塞，分别与栅极和源漏区相连接。但是目前形成金属插塞的形成质量差，导致形成的半导体器件也具有较差的电学性能。
[0004]如何形成质量高的金属插塞，从而保证形成的半导体器件具有良好的性能，这是目前急需解决的问题。

技术实现思路

[0005]本专利技术解决的问题是提供一种半导体器件及其形成方法，使得形成的金属插塞具有较好的成形质量，保证形成的半导体器件具有良好的性能和良率。
[0006]为解决上述问题，本专利技术提供一种半导体器件，包括：基底；介质层，位于所述基底上；接触孔，位于所述介质层内，底部暴露出所述基底的表面；金属硅化物层，位于所述接触孔底部的所述基底的表面；阻挡层，位于所述金属硅化物层的表面；插塞层，位于阻挡层上且填充满所述接触孔。
[0007]可选的，还包括：粘附层，所述粘附层位于所述阻挡层与所述插塞层之间。
[0008]可选的，所述粘附层的厚度为至
>[0009]可选的，所述阻挡层的材料为钛-硅合金或者钴-钛合金。
[0010]相应的，本专利技术还提供一种半导体器件的形成方法包括：提供基底，在基底上形成介质层；刻蚀所述介质层，在所述介质层内形成接触孔，暴露出所述基底表面；在所述接触孔底部暴露出的所述基底的表面形成金属硅化物层和阻挡层，所述阻挡层覆盖所述金属硅化物层的表面；形成位于所述阻挡层表面的插塞层，所述插塞层填充满所述接触孔。
[0011]可选的，所述金属硅化物层和所述阻挡层的形成步骤包括：在所述接触孔底部暴露出的所述基底的表面形成金属层；在所述金属层上形成反应层；在所述反应层上形成所述插塞层之后，进行退火处理，在所述基底的表面形成所述金属硅化物层和覆盖所述金属硅化物层的所述阻挡层。
[0012]可选的，所述反应层的材料为硅烷、硅或者钴。
[0013]可选的，当所述反应层的材料为硅烷时，所述反应层的形成工艺参数包括：采用硅烷气体，所述硅烷气体的气体流量为100sccm～3000sccm、反应温度为200℃～500℃、反应压强为5托～50托。
[0014]可选的，当所述反应层的材料为硅或者钴时，形成所述反应层的工艺为化学气相沉积工艺、原子层沉积工艺或者物理气相沉积工艺。
[0015]可选的，在形成所述插塞层之前，还包括：在所述阻挡层上和所述接触孔的侧壁上形成粘附层。
[0016]可选的，形成所述插塞层的步骤包括：在所述粘附层上形成插塞籽层，在所述插塞籽层上形成初始插塞层，所述初始插塞层、所述插塞籽层以及所述粘附层进行平坦化，至暴露出所述介质层表面，在所述接触孔内形成所述插塞层。
[0017]可选的，所述粘附层的厚度为至
[0018]可选的，所述插塞籽层的厚度小于
[0019]可选的，在形成所述粘附层之后，在形成所述插塞层之前，对所述基底进行热处理，在所述基底的表面形成所述金属硅化物层。
[0020]可选的，所述退火处理的具体工艺参数包括：采用的气体包括氮气，所述氮气的气体流量为500sccm至3000sccm、温度为600℃至1200℃。
[0021]可选的，所述插塞层的材料包括钨。
[0022]可选的，所述金属层的材料包括钛。
[0023]可选的，所述阻挡层的材料为钛-硅合金或者钴-钛合金。
[0024]与现有技术相比，本专利技术的技术方案具有以下优点：
[0025]本专利技术的形成方法中，在金属硅化物层上形成阻挡层，阻挡层覆盖金属硅化物层的表面，在阻挡层上形成插塞层，插塞层填满接触孔；利用阻挡层将金属硅化物层与插塞层进行分离，避免金属硅化物层与插塞层中的扩散离子进行反应而对插塞层造成的损伤，从而提高了形成的插塞层质量，使得形成的半导体器件的电学性能和使用性能都得到提高。
[0026]进一步，所述金属硅化物层和所述阻挡层的形成步骤包括：在接触孔暴露出的基底表面形成金属层，在金属层上形成反应层，在反应层上形成插塞层，形成插塞层之后，进行退火处理，从而保证形成质量高的插塞层，使得形成的半导体器件的电学性能和使用性能得到提高。这是因为在基底表面形成金属层后，金属层与基底相互作用形成金属硅化物层，此时还有残留的金属层，残留的金属层能够与反应层继续反应，从而将残留的金属层消耗掉，这样残留的金属层不能够与插塞层中的扩散离子进行反应，有效阻止由于扩散离子与残留金属层之间的反应对插塞层造成的损伤，从而提高了形成的插塞层质量，相应的半导体器件的电学性能和使用性能都得到提高。
附图说明
[0027]图1至图5是一实施例中半导体器件形成过程的结构示意图；
[0028]图6至图10是本专利技术一实施例中半导体器件形成过程的结构示意图。
具体实施方式
[0029]目前在利用金属层形成金属插塞的过程中，金属插塞的质量差，容易产生裂痕，使得形成的金属插塞具有较差的质量，影响半导体器件的电学性能和使用性，限制了半导体器件的使用，具体的形成过程请参考图1至图5。
[0030]首先参考图1，提供衬底100，所述衬底100内具有源漏掺杂层101，位于衬底100和源漏掺杂层101上的介质层102。
[0031]请参考图2，刻蚀介质层102，在所述介质层102内形成接触孔103，所述接触孔103的底部暴露出所述源漏掺杂层101顶部表面。
[0032]请参考图3，在所述接触孔103底部暴露出的所述源漏掺杂层101的顶部表面形成钛层104
’
。
[0033]请参考图4，在所述钛层104
’
上和所述接触孔103的侧壁上形成粘附层106。
[0034]形成所述粘附层106之后，进行退火处理，所述钛层104
’
与所述衬底100和所述源漏掺杂层101之间进行反应，在所述源漏掺杂层101表面形成金属硅化物层105，还有残留的钛层104。
[0035]请参考图5，在所述粘附层106上形成插塞层107。
[0036]专利技术人发现，这种方法形成的半导体器件的使用性能的稳定性差，容易出现失效等现象，限制了半导体器件的使用。这是因为在源漏掺杂层101的顶部表面形成钛层104
’
之后，钛层104
’
与衬底进行反应形成金属硅化物层105后，此时还有残留的钛层104，当形成所述插塞层107之后，插塞层107中的扩散离子如F离子能够与残余的钛层104进行剧烈的反应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基底；介质层，位于所述基底上；接触孔，位于所述介质层内，底部暴露出所述基底的表面；金属硅化物层，位于所述接触孔底部的所述基底的表面；阻挡层，位于所述金属硅化物层的表面；插塞层，位于阻挡层上且填充满所述接触孔。2.如权利要求1所述的半导体器件，其特征在于，还包括：粘附层，所述粘附层位于所述阻挡层与所述插塞层之间。3.如权利要求2所述的半导体器件，其特征在于，所述粘附层的厚度为至4.如权利要求1所述的半导体器件，其特征在于，所述阻挡层的材料为钛-硅合金或者钴-钛合金。5.一种半导体器件的形成方法，其特征在于，包括：提供基底，在基底上形成介质层；刻蚀所述介质层，在所述介质层内形成接触孔，暴露出所述基底表面；在所述接触孔底部暴露出的所述基底的表面形成金属硅化物层和阻挡层，所述阻挡层覆盖所述金属硅化物层的表面；形成位于所述阻挡层表面的插塞层，所述插塞层填充满所述接触孔。6.如权利要求5所述的形成方法，其特征在于，所述金属硅化物层和所述阻挡层的形成步骤包括：在所述接触孔底部暴露出的所述基底的表面形成金属层；在所述金属层上形成反应层；在所述反应层上形成所述插塞层之后，进行退火处理，在所述基底的表面形成所述金属硅化物层和覆盖所述金属硅化物层的所述阻挡层。7.如权利要求6所述的形成方法，其特征在于，所述反应层的材料为硅烷、硅或者钴。8.如权利要求7所述的形成方法，其特征在于，当所述反应层的材料为硅烷时，所述反应层的形成工艺参数包括：采用硅烷气体，所述硅烷气体的气体流量为100sc...

【专利技术属性】
技术研发人员：张田田，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：