一种降低扫描链测试中移位阶段功耗的方法及电路技术

本发明专利技术公开了一种降低扫描链测试中移位阶段功耗的方法及电路，在进入扫描链测试之前，通过预设插入的动态功耗改善电路的数量，将一定数量的动态功耗改善电路预先插入已经插入了扫描链结构的网表文件中；通过设置模式配置信号，控制电路进入扫描链测试模式；根据扫描链移位阶段的功耗情况，动态调整寄存器的筛选条件，大范围的进行动态功耗改善电路的插入，并在扫描链测试模式工作器件不断进行迭代，通过预先设置需要插入的功耗改善电路的数量，可以减少迭代次数，缩短设计周期；从而可以屏蔽掉DFT模式下的移位阶段中的无效电路的动作，达到减少移位阶段下的动态功耗的目的。达到减少移位阶段下的动态功耗的目的。达到减少移位阶段下的动态功耗的目的。

【技术实现步骤摘要】
一种降低扫描链测试中移位阶段功耗的方法及电路


[0001]本专利技术属于集成电路扫描链测试
，具体涉及一种降低扫描链测试中移位阶段功耗的方法及电路。

技术介绍

[0002]在大规模以及超大规模芯片设计的过程中，扫描设计是主要的可测试性设计(DFT)技术之一。而随着工艺尺寸的提升，进行测试的动态功耗也会大幅提升，从而提高设计的难度，不仅要使扫描设计模式满足设计要求，还要求设计的周期较短，而且在DFT模式下，往往会在移位阶段中出现较多无效电路的动作，不仅造成迭代次数增加还会增加移位阶段的动态功耗。

技术实现思路

[0003]本专利技术所要解决的技术问题是如何减少扫描链移位阶段下的动态功耗，本专利技术的目的在于提供一种降低扫描链测试中移位阶段功耗的方法及电路，直接针对寄存器进行功耗控制，在扫描测试之前根据寄存器的功耗影响情况，通过预先设置需要插入的功耗改善电路的数量，可以减少扫描测试中为了满足设计要求而进行迭代的次数，缩短设计周期；可以通过屏蔽掉DFT模式下的移位阶段中的无效电路的动作，达到减少移位阶段下的动态功耗的目的；并且引入了模式配置信号，还可以规避掉该电路对其他测试模式的影响。
[0004]本专利技术通过下述技术方案实现：
[0005]一方面，本专利技术提供一种降低扫描链测试中移位阶段功耗的方法，包括以下步骤：
[0006]S1、在综合完成后的网表文件中插入扫描链结构，并根据扫描链中寄存器对功耗影响的特征量，预设动态功耗改善电路的数量；
[0007]S2、在插入扫描链结构的网表文件的基础上，插入预设数量的动态功耗改善电路；
[0008]S3、根据模式配置信号，进行扫描链测试；根据扫描链移位阶段的电路功耗情况，验证所述扫描链移位阶段的电路功耗情况是否满足所有设计要求；
[0009]S4、若均满足则执行S5；若不满足则根据功耗情况，追加插入的动态功耗改善电路的数量，并验证追加动态功耗改善电路的数量后的电路功耗情况是否均满足设计要求；
[0010]S5、重复步骤S2
‑
S4，直到扫描链测试结束。
[0011]在扫描链测试中移位阶段的设计中，往往在移位阶段中存在较多无效电路的动作，增加动态功耗，因此，本专利技术直接针对寄存器进行功耗控制，根据寄存器的功耗影响的程度预先设置需要插入的动态功耗改善电路的数量，然后在迭代时根据实际功耗的情况动态地改变寄存器的筛选条件，大范围的进行动态功耗改善电路的插入，实现在较少迭代次数下就能达到设计要求，从而避免了无效电路的动作，减少移位阶段下的动态功耗，且为了避免扫描链测试模式对其他测试模式的影响，引入了模式配置信号，根据模式配置信号决定是否进入扫描链测试模式。
[0012]进一步地，S1中根据扫描链中寄存器对功耗影响的特征量包括扫描链中所有寄存
器的扇出数大小、电源网络的信号强弱和工艺的功耗。
[0013]进一步地，预设需要插入的动态功耗改善电路的数量，具体过程包括：
[0014]S11、将所有寄存器的扇出数进行排序，根据寄存器的最大扇出数，确定需要插入的动态功耗改善电路的数量；
[0015]S12、根据电源网络的信号强弱，由电源网络薄弱的区域确定需要插入的动态功耗改善电路的数量；
[0016]S13、根据工艺的功耗，确定需要插入的动态功耗改善电路的数量；
[0017]S14、将S11、S12和S13中得到的动态功耗改善电路的数量汇总，得到预设动态功耗改善电路的数量。
[0018]进一步地，若步骤S12中电源网络情况未知，则根据最大扇出寄存器在所有寄存器中的占比，确定需要插入的动态功耗改善电路的数量N
Ins
，计算公式为：
[0019][0020]其中，F
ave
是所有寄存器扇出数的平均值，F
max
是所有寄存器中扇出数的最大值，N
ft
是寄存器的总数。
[0021]进一步地，通过静态时序分析工具或者综合工具中的all_fanout指令，获得所有寄存器的扇出数情况。
[0022]进一步地，S3中，进入扫描链测试模式之前，对插入扫描链结构和插入预设数量的动态功耗改善电路的网表文件，进行正常的版图设计和时序收敛后，控制扫描链模式配置信号输出为有效，根据有效的模式配置信号，进行扫描链测试。
[0023]进一步地，S3中的具体过程包括：
[0024]S31、进行扫描链测试后，根据项目需求生成相应的测试向量；
[0025]S32、将测试向量输入到电力报告生成工具中，生成移位阶段的电力报告，从电力报告中选出移位阶段电力消耗最大的测试向量；
[0026]S33、根据电力消耗最大的测试向量和经过版图设计后的网表文件，进行测试模式仿真，生成动态功耗文件；
[0027]S34、根据经过版图设计后的网表文件和所述动态功耗文件，使用功耗分析软件统计所述动态功耗文件中的动态功耗值；
[0028]S35、对所述动态功耗值进行排序，记录最小动态功耗值对应的器件以及器件所在区域。
[0029]在一种实施方式中，S4中的具体过程为：
[0030]若所述最小动态功耗值不满足所有设计要求中的最低器件阈值电压，则根据所述最小动态功耗值和所述最小动态功耗值对应的器件所在区域的寄存器数量，确定追加插入的功耗改善电路的数量N
′
Ins
：
[0031][0032]其中，V
t
表示需要满足的最低器件阈值电压，V
w
表示所述最小动态功耗值，N
f1
表示最小动态功耗值对应的器件所在区域的寄存器数量。
[0033]在另一种实施方式中，S4中的具体过程为：
[0034]若所述最小动态功耗值满足所有设计要求中的最低器件阈值电压，但不满足所有
设计要求中的其他要求时，则根据扫描链测试的芯片测试电压和扫描链中所有寄存器的数量，确定追加插入的功耗改善电路的数量N
″
Ins
:
[0035][0036]其中，V
c
表示所述芯片测试电压，V
w
表示所述最小动态功耗值，N
ft
表示所有寄存器的数量。
[0037]另一方面，本专利技术提供一种降低扫描链测试中移位阶段功耗的电路，用于控制上述方法中进入扫描链测试模式所需的模式配置信号，包括模式信号控制电路和组合电路，所述模式信号控制电路包括与门、或门和扫描寄存器，与门的输入为扫描使能信号和扫描模式信号，或门的输入端分别与与门的输出端、扫描寄存器的输出端连接，或门的输出端与组合电路连接且或门的输出为所述模式配置信号。
[0038]本专利技术与现有技术相比，具有如下的优点和有益效果：
[0039]本专利技术通过固定寄存器对组合电路的输出进行功耗控制，在进入扫描链测试模式前筛选出最大扇出寄存器，根据最大扇出寄存器的比例对功耗影响的程度来确定预先本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低扫描链测试中移位阶段功耗的方法，其特征在于，包括以下步骤：S1、在综合完成后的网表文件中插入扫描链结构，并根据扫描链中寄存器对功耗影响的特征量，预设动态功耗改善电路的数量；S2、在插入扫描链结构的网表文件的基础上，插入预设数量的动态功耗改善电路；S3、根据模式配置信号，进行扫描链测试；根据扫描链移位阶段的电路功耗情况，验证所述扫描链移位阶段的电路功耗情况是否满足所有设计要求；S4、若均满足则执行S5；若不满足则根据功耗情况，追加插入的动态功耗改善电路的数量，并验证追加动态功耗改善电路的数量后的电路功耗情况是否均满足设计要求；S5、重复步骤S2
‑
S4，直到扫描链测试结束。2.根据权利要求1所述的一种降低扫描链测试中移位阶段功耗的方法，其特征在于，S1中根据扫描链中寄存器对功耗影响的特征量包括扫描链中所有寄存器的扇出数大小、电源网络的信号强弱和工艺的功耗。3.根据权利要求2所述的一种降低扫描链测试中移位阶段功耗的方法，其特征在于，预设需要插入的动态功耗改善电路的数量，具体过程包括：S11、将所有寄存器的扇出数进行排序，根据寄存器的最大扇出数，确定需要插入的动态功耗改善电路的数量；S12、根据电源网络的信号强弱，由电源网络薄弱的区域确定需要插入的动态功耗改善电路的数量；S13、根据工艺的功耗，确定需要插入的动态功耗改善电路的数量；S14、将S11、S12和S13中得到的动态功耗改善电路的数量汇总，得到预设动态功耗改善电路的数量。4.根据权利要求3所述的一种降低扫描链测试中移位阶段功耗的方法，其特征在于，若步骤S12中电源网络情况未知，则根据最最大扇出寄存器在所有寄存器中的占比，确定需要插入的动态功耗改善电路的数量N
Ins
，计算公式为：其中，F
ave
是所有寄存器扇出数的平均值，F
max
是所有寄存器中扇出数的最大值，N
ft
是寄存器的总数。5.根据权利要求2所述的一种降低扫描链测试中移位阶段功耗的方法，其特征在于，通过静态时序分析工具或者综合工具中的all_fanout指令，获得所有寄存器的扇出数情况。6.根据权利要求1所述的一种降低扫描链测试中移位阶段功耗的方法，其特征在于，S3进入扫描链测试模式之前，对插入扫描链结构和插入预设数量的动态功耗改善电路的网表文件，进行正常的版图设计和时...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：四川创安微电子有限公司，
类型：发明
国别省市：