一种中频电源制造技术

本公开涉及一种中频电源，包括：时钟电路，时钟电路的输出端连接分频电路的输入端，分频电路的输出端分别连接第一锁相环电路、第二锁相环电路和第三锁相环电路的输入端，第一锁相环电路、第二锁相环电路和第三锁相环电路的输出端连接第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输入端，第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输出端连接第一比较放大电路、第二比较放大电路、第三比较放大电路的输入端，第一比较放大电路、第二比较放大电路、第三比较放大电路的输出端分别输出电压为36V、频率为400HZ的A相、B相、C相电压信号。本公开的中频电源，其成本低，稳定性好，可有效降低噪音。可有效降低噪音。可有效降低噪音。

【技术实现步骤摘要】
一种中频电源


[0001]本公开涉及电源领域，具体为一种中频电源。

技术介绍

[0002]中频电源是一种静止变频装置，对各种负载适应力强，经过长时间的发展，现在应用领域十分广泛，如船舶、航空航天、化学以及医用行业等等。在航空航天领域，中频电源可用于飞机及机载设备、雷达等电子设备以及其它需要中频电源的场合，是机组式变频电源的换代产品。
[0003]军用装备中常使用陀螺来稳定系统，大部分陀螺的工作电源为三相400HZ中频电源，现有技术中的中频电源大多采用机组式变频电源，此类设备体积较大，电机工作时噪音高，且电源、频率的稳定性较差，成本亦较高。

技术实现思路

[0004]本公开提供了一种中频电源，其成本低，稳定性好。
[0005]为实现上述目的，本公开提供了一种中频电源，包括：时钟电路，所述时钟电路的输出端连接分频电路的输入端，所述分频电路的输出端分别连接第一锁相环电路、第二锁相环电路和第三锁相环电路的输入端，所述第一锁相环电路、所述第二锁相环电路和所述第三锁相环电路的输出端对应连接第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输入端，所述第一信号发生器电路、所述第二信号发生器电路、所述第三信号发生器电路的输出端对应连接第一比较放大电路、第二比较放大电路、第三比较放大电路的输入端，所述第一比较放大电路、所述第二比较放大电路、所述第三比较放大电路的输出端分别输出电压为36V、频率为400HZ的A相、B相、C相电压信号。
[0006]优选地，所述时钟电路包括型号为CC4060的时钟芯片以及与所述时钟芯片连接的晶振电路，所述晶振电路包括与所述时钟芯片连接的晶振以及连接在所述晶振两端的第一电容和第二电容。
[0007]优选地，所述第一分频电路包括型号为CC4017的分频芯片，所述时钟电路输出的时钟信号连接至所述分频芯片的CLK端，所述分频芯片的输出端Q0连接所述第一锁相环电路，所述分频芯片的输出端Q4连接所述第二锁相环电路，所述分频芯片的输出端Q9连接所述第三锁相环电路。
[0008]优选地，所述第一锁相环电路包括型号为CD4046的锁相环芯片，所述锁相环芯片的AIN端连接所述分频电路的Q0端，所述锁相环芯片的CA端和CB端连接第四电容，所述锁相环芯片的R1端和INH端通过第三电阻接地，所述锁相环芯片的SF端经信号放大后连接至所述第一信号发生器电路的FMIN端。
[0009]优选地，所述第一信号发生器电路包括型号为ICL8038的信号发生器芯片，所述信号发生器芯片的SQOUT端连接所述第一锁相环电路的BIN端，所述信号发生器芯片输出的正弦波信号输入至所述第一比较放大电路。
[0010]优选地，所述第一比较放大电路包括：第一运算放大器、第二运算放大器、第三运算放大器以及整流桥电路，电源输入至所述整流桥电路，经所述整流桥电路后经第二运算放大器及三极管后输入到第一运算放大器的反相输入端，所述第一信号发生器电路产生的信号输入至所述第一运算放大器的正相输入端，所述第一运算放大器的输出端连接至第三运算放大器的正向输入端，所述第三运算放大器的输出端输出中频电压信号。
[0011]优选地，所述第一运算放大器和第二运算放大器采用型号为AD712的集成运算放大器，所述第三运算放大器采用型号为LM3876的集成运算放大器。
[0012]本公开实施例的中频电源，包括时钟电路、锁相环、信号发生器、及比较放大电路，通过数字电路产生三相400HZ信号，其成本低，稳定性好。此外，本中频电源采用箱式结构，由中频电源试验箱、电源线等配件构成，其体积小巧，便于携带，可适用于各种检测及工作环境。
附图说明
[0013]图1为本公开实施例提供的一种中频电源的结构图；
[0014]图2为图1中时钟电路的电路原理图；
[0015]图3为图1中第一分频电路的电路原理图
[0016]图4为图1中第一锁相环电路的电路原理图；
[0017]图5为图1中第一信号发生器电路的电路原理图；
[0018]图6为图1中第一比较放大电路的电路原理图；
[0019]图7为本公开实施例提供的一种中频电源的电路原理图。
具体实施方式
[0020]以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
[0021]在本公开中，为了便于描述，使用的方位词如“上、下”通常是指相应部件处于使用状态时沿Z方向上的“上、下”。另外，使用的方位词“内、外”是相对于对应的部件自身轮廓而言的“内、外”。此外，本申请所使用的术语“第一”、“第二”等是为了区分一个要素和另一个要素，不具有顺序性和重要性。在下面的描述中，当涉及到附图时，除非另有解释，不同的附图中相同的附图标记表示相同或相似的要素。上述定义仅用于解释和说明本公开，不应当理解为对本公开的限制。
[0022]参阅图1至图7，图1示出了本公开实施例中一种中频电源的结构示意图，如图1所示，一种中频电源，用于将交流220V电压转换为三相36V，400HZ交流电，包括：时钟电路，时钟电路的输出端连接分频电路的输入端，分频电路的输出端分别连接第一锁相环电路、第二锁相环电路和第三锁相环电路的输入端，第一锁相环电路、第二锁相环电路和第三锁相环电路的输出端对应连接第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输入端，第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输出端对应连接第一比较放大电路、第二比较放大电路、第三比较放大电路的输入端，第一比较放大电路、第二比较放大电路、第三比较放大电路的输出端分别输出电压为36V、频率为400HZ的A相、B相、C相电压信号。
[0023]本公开实施例中，时钟电路用于产生时钟信号，通过分频电路将时钟信号分为三相400HZ的时钟信号，锁相环电路将输出的相位与输入相位同步，后经信号发生器电路将其转换为正弦信号，最后经比较放大电路后输出电压为36V、频率为400HZ的交流电压信号。
[0024]图2示出了图1中的时钟电路的电路原理图，如图2所示，本公开中的时钟电路，包括：时钟芯片U1以及与时钟芯片U1连接的晶振电路，所述时钟芯片U1采用型号为CC4060的14位二进制串行计数器，晶振电路包括第一电容C1、第二电容C2以及振荡器Y1，其中，第一电容C1、第二电容C2的一端接地，另一端连接在振荡器Y1的两端并输入至U1的11脚和9脚，U1的15脚作为输出端连接至分频电路。
[0025]图3示出了图1中的分频电路的电路原理图，如图3所示，分频电路包括分频芯片U2，所述分频芯片U2采用型号为CC4017的十进制计数器/脉冲分配器，经时钟电路15脚输出的时钟信号连接至分频芯片U2的CLK端，分频芯片U2的输出端Q0、Q4以及Q9分别输出A相、B相和C相信号。本实施例中，时钟电路输出的时钟信号经过分频电路后转化为十分频信号，且A、B、C三相信号的相位差相等。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种中频电源，其特征在于，包括：时钟电路，所述时钟电路的输出端连接分频电路的输入端，所述分频电路的输出端分别连接第一锁相环电路、第二锁相环电路和第三锁相环电路的输入端，所述第一锁相环电路、所述第二锁相环电路和所述第三锁相环电路的输出端对应连接第一信号发生器电路、第二信号发生器电路、第三信号发生器电路的输入端，所述第一信号发生器电路、所述第二信号发生器电路、所述第三信号发生器电路的输出端对应连接第一比较放大电路、第二比较放大电路、第三比较放大电路的输入端，所述第一比较放大电路、所述第二比较放大电路、所述第三比较放大电路的输出端分别输出电压为36V、频率为400HZ的A相、B相、C相电压信号。2.如权利要求1所述的一种中频电源，其特征在于，所述时钟电路包括型号为CC4060的时钟芯片以及与所述时钟芯片连接的晶振电路，所述晶振电路包括与所述时钟芯片连接的晶振以及连接在所述晶振两端的第一电容和第二电容。3.如权利要求1所述的一种中频电源，其特征在于，所述分频电路包括型号为CC4017的分频芯片，所述时钟电路输出的时钟信号连接至所述分频芯片的CLK端，所述分频芯片的输出端Q0连接所述第一锁相环电路，所述分频芯片的输出端Q4连接所述第二锁相环电路，所述分频芯片的输出端Q9连接所述第三锁相环电路。4.如权利要求1所述的一种中频电...

【专利技术属性】
技术研发人员：杜秋娟，关世伟，周元辉，严峰，籍燕芬，
申请(专利权)人：中国人民解放军第六四零九工厂，
类型：新型
国别省市：