半导体装置的形成方法制造方法及图纸

半导体装置的形成方法包括：提供自基板延伸的鳍状物，且鳍状物包括多个半导体层，其中相邻的半导体层之间具有第一距离。方法还包括提供自基板延伸并与半导体层相邻的介电鳍状物，其中每一半导体层的末端与介电鳍状物的第一侧壁之间具有第二距离。第二距离大于第一距离。沉积介电层于半导体层与介电鳍状物的第一侧壁上。形成第一金属层于半导体层与介电鳍状物的第一侧壁上的该介电层上，其中位于相邻的半导体层之上与之间的第一金属层的部分合并在一起。最后移除第一金属层。最后移除第一金属层。最后移除第一金属层。

【技术实现步骤摘要】
半导体装置的形成方法


[0001]本专利技术实施例一般关于集成电路装置，更特别关于多栅极装置如全绕式栅极装置。

技术介绍

[0002]电子产业对更小且更快的电子装置的需求持续成长，且电子装置可同时支援大量的复杂功能。为符合这些需求，集成电路产业中的持续趋势为制造低成本、高效能、与低能耗的集成电路。因此达成这些目标的主要方法为减少集成电路尺寸(如最小集成电路结构尺寸)，进而改善产能与降低相关成本。然而尺寸缩小通常会增加集成电路制造制程的复杂度。因此为了实现集成电路装置与其效能的进展，集成电路的制造制程与技术需要类似进展。
[0003]近来已导入多栅极装置以改善栅极控制。多栅极装置具有栅极结构于通道区的至少两侧上，可增加栅极通道耦合、降低关闭状态电流、及/或减少短通道效应。多栅极装置之一为全绕式栅极装置，其栅极结构可延伸以完全包覆通道区。全绕式栅极装置可大幅减少集成电路尺寸、维持栅极控制、并缓解短通道效应，且可无缝整合至现有的集成电路制造制程。随着全绕式栅极装置持续缩小，越来越难以由现有的金属栅极蚀刻技术增加装置密度。

技术实现思路

[0004]本专利技术实施例的例示性的半导体装置的形成方法，包括：提供自基板延伸的鳍状物，且鳍状物包括多个半导体层。相邻的半导体层之间具有第一距离。方法还包括提供自基板延伸并与半导体层相邻的介电鳍状物。每一半导体层的末端与介电鳍状物的第一侧壁之间具有第二距离。第二距离大于第一距离。方法还包括沉积介电层于半导体层与介电鳍状物的第一侧壁上。方法还包括形成第一金属层于半导体层与介电鳍状物的第一侧壁上的介电层上，其中位于相邻的半导体层之上与之间的第一金属层的部分合并在一起。方法还包括移除第一金属层。
[0005]另一例示性的半导体装置的形成方法包括形成自基板延伸的第一半导体层堆叠，其中第一半导体层堆叠的相邻半导体层之间具有第一距离。形成自基板延伸的介电鳍状物，其中第一半导体层堆叠与介电鳍状物的第一侧壁相邻，且第一半导体层堆叠的半导体层的末端与介电鳍状物的第一侧壁之间具有第二距离。方法还包括形成自基板延伸并与介电鳍状物的第二侧壁相邻的第二半导体层堆叠，第二侧壁与第一侧壁相对，且第二半导体层堆叠的相邻半导体层之间具有第一距离。方法还包括沉积金属层于第一半导体层堆叠、第二半导体层堆叠、与介电鳍状物上。
[0006]例示性的半导体装置包括介电鳍状物自基板延伸。第一通道层位于基板上并与介电鳍状物的第一侧壁相邻。第二通道层位于第一通道层上，其中第一通道层与第二通道层之间具有第一距离。第三通道层位于基板上并与介电鳍状物的第二侧壁相邻，其中介电鳍状物的第二侧壁与第三通道层的末端之间具有第二距离，且介电鳍状物的第一侧壁与第二
侧壁相对。
附图说明
[0007]图1是本专利技术多种实施例中，制作多栅极装置的方法的流程图。
[0008]图2A是一些实施例中，多栅极装置的简化上视布局图。
[0009]图2B、图3A、图4A、图5A、图6A、及图7A是一实施例中，多栅极装置200沿着图2A的平面A
‑
A'的剖视图。
[0010]图2C、图3B、图4B、图5B、图6B、及图7B是一实施例中，多栅极装置200沿着图2A的平面B
‑
B'的剖视图。
[0011]其中，附图标记说明如下：
[0012]A
‑
A'，B
‑
B'：平面
[0013]d1：第一距离
[0014]d2：第二距离
[0015]d3：第三距离
[0016]d4：第四距离
[0017]d5：第五距离
[0018]d6：第六距离
[0019]d7：第七距离
[0020]d8：第八距离
[0021]d10：第十距离
[0022]d11：第十一距离
[0023]V
t1
，V
t2
：区域
[0024]wd：宽度
[0025]20：多栅极装置
[0026]100：方法
[0027]102，104，106，108，110：步骤
[0028]202：基板部分
[0029]204：鳍状物
[0030]206：半导体层
[0031]208：介电鳍状物
[0032]210：栅极间隔物
[0033]212：部分
[0034]218：界面层
[0035]220：高介电常数的介电层
[0036]222：金属层
[0037]224：蚀刻制程
具体实施方式
[0038]下述详细描述可搭配图式说明，以利理解本专利技术的各方面。值得注意的是，各种结
构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0039]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。
[0040]此外，空间性的相对用语如「下方」、「其下」、「下侧」、「上方」、「上侧」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。
[0041]值得注意的是，本专利技术实施例以多栅极晶体管作说明。多栅极装置的栅极结构可形成于通道区的至少两侧上。这些多栅极装置可包含p型金属氧化物半导体多栅极装置或n型金属氧化物半导体多栅极装置。此处的具体例子因鳍状结构而可视作鳍状场效晶体管，此处所述的实施例中的多栅极晶体管可视作全绕式栅极装置。全绕式栅极装置包括栅极结构或其部分形成于通道区的四侧上(比如围绕通道区的一部分)的任何装置。此处所述的实施例中的装置亦可包含位于纳米片通道、纳米线通道、棒状通道、及/或其他合适通道设置中的通道区。此处所述的实施例中的装置可具有一或多个通道区(如纳米线或纳米片)以与单一的连续栅极结构相关。然而本
中具有通常知识者应理解，此教示可用于单一通道(如单一纳米线或纳米片)或任何数目的通道。本
中具有通常知识者应理解其他例子的半导体装置亦可得利于本专利技术实施例。
[0042]本专利技术实施例比现有技术提供更多优点，但应理解其他实施例可提供不同优点，此处不必说明所有优点，且所有实施例不必具有特定优点。举例来说，此处所述的实施例包含的方法与结构可提供进阶的空间方案，有助于自本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，包括：提供自一基板延伸的一鳍状物，且该鳍状物包括多个半导体层，其中相邻的所述半导体层之间具有一第一距离；提供自该基板延伸并与所述半导体层相邻的一介电鳍状物，其中每一所述半导体层的末端与该介电鳍状物的一第一侧壁之间具有一第二距离，...

【专利技术属性】
技术研发人员：朱龙琨，黄懋霖，徐崇威，余佳霓，江国诚，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：