一种高压型复合器件制造技术

本发明专利技术揭示了一种高压型复合器件，在高压JFET器件衬底内设置有高压JFET漏极耐压漂移区及高压JFET源极区，还包括高压JFET漏极有源区、高压JFET源极有源区；二极管结构设置于高压JFET漏极有源区上方、由第一多晶层及第二多晶层构成，多晶层间以PN结相连接；在高压JFET漏极有源区与二极管结构之间设置有一层栅氧化物，高压JFET漏极耐压漂移区的上方还设置一层场氧化物，场氧化物的上端面设置有高压JFET栅极。本发明专利技术基于目前常用的高压JEFT加工工艺，在不增加额外的器件面积及工艺层次的基础上实现了对包含高压JFET和稳流二极管的复合器件的制备。器件的制备。器件的制备。

【技术实现步骤摘要】
一种高压型复合器件


[0001]本专利技术涉及一种高压型复合器件，属于半导体


技术介绍

[0002]结型场效应晶体管（Junction Field
‑
Effect Transistor，JFET）与二极管是半导体领域内常见的两种器件，在现有工艺条件下，要实现高耐压JFET与稳流二极管之间的电气连接，在器件制备过程中通常需要进行耐压隔离制备。这样一来，不仅会大大增加整体电路实现的版图面积、使得器件成品很难满足小型化的需要，而且还会使得整个器件的制备过程变得越发繁复、工艺层次增加，进而导致生产企业在成本、时间方面的消耗增加。
[0003]也由于以上工艺现状，近年来也有一些半导体领域内的企业开始尝试提出新的复合器件结构以克服上述不足，但截至目前，这些新的复合器件结构并不能得到行业内的广泛认可，仍然存在着加工成本过高、工艺难度大等问题。因此，亟需一种全新的技术方案，在不增加额外的器件面积及工艺层次的基础上实现了对包含高压JFET和稳流二极管的复合器件的制备。

技术实现思路

[0004]鉴于现有技术存在上述缺陷，本专利技术的目的是提出一种高压型复合器件及其制备方法，具体如下。
[0005]一种高压型复合器件，包括高压JFET器件衬底以及二极管结构；在所述高压JFET器件衬底内设置有高压JFET漏极耐压漂移区及高压JFET源极区，所述高压JFET漏极耐压漂移区与所述高压JFET源极区之间互不连通，所述高压JFET漏极耐压漂移区内设置有高压JFET漏极有源区，所述高压JFET源极区内设置有高压JFET源极有源区；所述二极管结构设置于所述高压JFET漏极有源区上方，所述二极管结构由制备在一起的第一多晶层及第二多晶层构成，所述第一多晶层与所述第二多晶层以PN结相连接；在所述高压JFET漏极有源区与所述二极管结构之间设置有一层栅氧化物，在所述高压JFET器件衬底上、所述高压JFET漏极耐压漂移区的上方还设置一层场氧化物，所述场氧化物的上端面设置有高压JFET栅极。
[0006]优选地，所述第一多晶层为N型离子注入的多晶层，所述第二多晶层为P型离子注入的多晶层。
[0007]优选地，还包括两根金属连接导线、分别为第一金属连接导线及第二金属连接导线，所述第一金属连接导线的两端分别连接至所述第一多晶层和高压JFET漏极有源区，所述第二金属连接导线的一端连接至所述第二多晶层；在两根所述金属连接导线与所述二极管结构之间设置有一层介质层。
[0008]优选地，所述二极管结构由制备在一起的多个第一多晶层及多个第二多晶层构成，所述第一多晶层与所述第二多晶层以交替形式排布，相邻的所述第一多晶层与所述第
二多晶层之间以PN结相连接。
[0009]优选地，在所述高压JFET器件衬底内设置有两个所述高压JFET源极区，两个所述高压JFET源极区并排设置且二者之间互不连通，每个所述高压JFET源极区内均设置有一个所述高压JFET源极有源区，所述场氧化物的上端面设置有两个高压JFET栅极，每个所述高压JFET栅极均与一个所述高压JFET源极区相对应。
[0010]与现有技术相比，本专利技术的优点主要体现在以下几个方面：本专利技术所提出的一种高压型复合器件及其制备方法，基于目前常用的高压JEFT加工工艺，在不增加额外的器件面积及工艺层次的基础上实现了对包含高压JFET和稳流二极管的复合器件的制备。
[0011]本专利技术的技术方案充分地利用了现有的工艺能力，保证了工艺层次、节省了整个器件制备过程的工序，帮助生产企业提升了的加工效率、降低了加工成本。
[0012]同时，由本专利技术技术方案所形成的复合器件上，包含了常规高压JFET器件和一个制备于高压JFET器件漏极有源区之上的二极管器件，其中的二极管器件包含了N型注入层、P型注入层、多晶层、金属连接层和钝化层，整个复合器件成品的集成度高、器件面积小，在一定程度上满足了器件小型化的需求。
[0013]以下便结合实施例附图，对本专利技术的具体实施方式作进一步的详述，以使本专利技术技术方案更易于理解、掌握。
附图说明
[0014]图1为本专利技术的高压型复合器件一种制备结构的平面俯视图；图2为图1中结构在Q1
‑
Q1
’
处的剖面图；图3为图1中结构在Q2
‑
Q2
’
处的剖面图；图4为本专利技术的高压型复合器件另一种制备结构的平面俯视图；图5为图4中结构在Q3
‑
Q3
’
处的剖面图；图6为本专利技术的高压型复合器件又一种制备结构的平面俯视图；图7为本专利技术的高压型复合器件再一种制备结构的平面俯视图。
[0015]其中：100、高压JFET器件衬底；101、高压JFET漏极耐压漂移区；102、高压JFET漏极有源区；103、第一多晶层；104、第二多晶层；105、场氧化物；106、栅氧化物；107、高压JFET源极区；108、高压JFET源极有源区；109、高压JFET栅极；110、介质层；200、第一金属连接导线；201、第二金属连接导线。
具体实施方式
[0016]本专利技术的目的是提出一种高压型复合器件及其制备方法，具体方案如下。
[0017]如图1所示是本专利技术的高压型复合器件一种制备结构的平面俯视图，其在Q1
‑
Q1
’
处的剖面图如图2所示、其在Q2
‑
Q2
’
处的剖面图如图3所示，所述高压型复合器件包括高压JFET器件衬底100以及二极管结构。
[0018]在所述高压JFET器件衬底100内设置有高压JFET漏极耐压漂移区101、用以实现高耐压，还设置有高压JFET源极区107，所述高压JFET漏极耐压漂移区101与所述高压JFET源极区107之间互不连通，所述高压JFET漏极耐压漂移区101内设置有高压JFET漏极有源区
102，所述高压JFET源极区107内设置有高压JFET源极有源区108。
[0019]所述二极管结构设置于所述高压JFET漏极有源区102上方，所述二极管结构由制备在一起的第一多晶层103及第二多晶层104构成，所述第一多晶层103与所述第二多晶层104以PN结相连接。
[0020]在所述高压JFET漏极有源区102与所述二极管结构之间设置有一层栅氧化物106、用以实现所述高压JFET漏极有源区102与所述二极管结构之间的电气隔离，在所述高压JFET器件衬底100上、所述高压JFET漏极耐压漂移区101的上方还设置一层场氧化物105，所述场氧化物105的上端面设置有高压JFET栅极109。
[0021]在本专利技术的方案中，所述第一多晶层103为N型离子注入的多晶层，所述第二多晶层104为P型离子注入的多晶层。
[0022]图4所示的是本专利技术的高压型复合器件另一种制备结构的平面俯视图，其在Q3
‑
Q3
’
处的剖面图如图5所示，在这一制备结构中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压型复合器件，其特征在于，包括高压JFET器件衬底（100）以及二极管结构；在所述高压JFET器件衬底（100）内设置有高压JFET漏极耐压漂移区（101）及高压JFET源极区（107），所述高压JFET漏极耐压漂移区（101）与所述高压JFET源极区（107）之间互不连通，所述高压JFET漏极耐压漂移区（101）内设置有高压JFET漏极有源区（102），所述高压JFET源极区（107）内设置有高压JFET源极有源区（108）；所述二极管结构设置于所述高压JFET漏极有源区（102）上方，所述二极管结构由制备在一起的第一多晶层（103）及第二多晶层（104）构成，所述第一多晶层（103）与所述第二多晶层（104）以PN结相连接；在所述高压JFET漏极有源区（102）与所述二极管结构之间设置有一层栅氧化物（106），在所述高压JFET器件衬底（100）上、所述高压JFET漏极耐压漂移区（101）的上方还设置一层场氧化物（105），所述场氧化物（105）的上端面设置有高压JFET栅极（109）。2.根据权利要求1所述的一种高压型复合器件，其特征在于：所述第一多晶层（103）为N型离子注入的多晶层，所述第二多晶层（104）为P型离子注入的多晶层。3.根据权利要求1所述的一种...

【专利技术属性】
技术研发人员：杨帆，魏小康，肖逸凡，李海松，易扬波，
申请(专利权)人：无锡芯朋微电子股份有限公司，
类型：发明
国别省市：