一种叠加式电路板制造技术

本实用新型专利技术涉及PCB板领域，公开了一种叠加式电路板，包括主电路板(1)和副电路板(2)，主电路板(1)上预留有用于安装副电路板(2)的焊接区(3)，焊接区(3)内设置有焊盘(4)，副电路板(2)包括有引脚(5)，副电路板(2)通过引脚(5)和焊盘(4)焊接实现与主电路板(1)连接，主电路板(1)和副电路板(2)之间的间隙为0～1mm。将副板电路通过焊接的方式叠置于主板上，排除了机械结构叠加的方法，简化了叠加操作的复杂程度，在能够实现产品既定功能的同时，使主板有更多的空间布置其他电子元器件和布线，降低电路板设计难度，且有效的节省了副板电路占用的主板空间以及整体电路板占用的产品空间。主板空间以及整体电路板占用的产品空间。主板空间以及整体电路板占用的产品空间。

【技术实现步骤摘要】
一种叠加式电路板


[0001]本技术涉及PCB板领域，尤其涉及了一种叠加式电路板。

技术介绍

[0002]电路板作为电子元器件的主要载体，负责电子元器件之间的电气连接，是电子产品的重要组成部分。随着电子产品朝着小型化、数字化、智能化发展，电路板也向着高精度、高密度的方向发展。由于电子产品的尺寸限制以及电子元器件数量的影响，在有限的板面空间布置实现产品功能的所有元器件，并且兼顾布线，这将十分困难，因而诞生了多层板。有别于单面板双面板，多层板可容纳的电子元器件更多，然而多层板的价格相对更加高。降低制造成本，同时能够在有限的空间容纳电子元器件，完成布置走线且可以实现既定的功能，为了满足上述需求，由此产生了电路板叠加技术。
[0003]中国专利CN2684524Y公开的一种电路板叠加装置。其叠加装置是在电路板主板上，通过安装铜柱、扣件等机械装置，来将电路板副板叠加在主板上。这种方式叠加电路板对产品空间的浪费较大，还要考虑铜柱等配件的定位，有一定的操作复杂度。两块主副板之间是用排线连接的，考虑到振动、高低温等环境因素的影响，这种连接方式在实际产品应用中并不可靠，容易老化断裂。

技术实现思路

[0004]本技术针对现有制氧设备的缺点，提供一种叠加式电路板。
[0005]为了解决上述技术问题，本技术通过下述技术方案得以解决：
[0006]一种叠加式电路板，包括主电路板和副电路板，主电路板上预留有用于安装副电路板的焊接区，焊接区内设置有焊盘，副电路板包括有引脚，副电路板通过引脚和焊盘焊接实现与主电路板连接，主电路板和副电路板之间的间隙为0～1mm。
[0007]作为优选，副电路板设计为标准的无引脚或短引线表面组装元器件。
[0008]作为优选，副电路板上引脚凸出副电路板板面的高度为0～0.5mm。
[0009]作为优选，副电路板引脚设置在电路板的两端，每端引脚的数量均为14个,每端引脚的分2排设计，每排引脚的数量为7个，两排引脚错位设置。
[0010]作为优选，主电路板上设置有4个焊接区，副电路板和焊接区一一对应设计。
[0011]作为优选，副电路板留有外接引脚，用于与主电路板板对接，主电路板和副电路板通过外接引脚连接实现信号的输入和输出，副电路板通过外接引脚实现电路功能检测。
[0012]通过以上技术方案，本技术具有以下技术效果：
[0013]电路板叠加技术，将副板电路通过焊接的方式叠置于主板上，排除了机械结构叠加的方法，简化了叠加操作的复杂程度，在能够实现产品既定功能的同时，使主板有更多的空间布置其他电子元器件和布线，降低电路板设计难度，且有效的节省了副板电路占用的主板空间以及整体电路板占用的产品空间。对副板的电路功能检测无需拆卸副板，可从副板引脚处检测。焊接的连接方式更加高效可靠，受产品使用环境因素影响较小。相较于多层
板，电路板叠加的设计难度相对较低，制造成本更低。根据实际产品的不同功能需求，可以设计不同的副板电路叠加于主板，增加了产品电路的设计性，副板亦可以作为主板的扩展功能单元。
附图说明
[0014]图1为主电路板的示意图。
[0015]图2为焊接区的示意图。
[0016]图3为副电路板的示意图。
[0017]图4是SMT技术的示意图。
[0018]附图中各数字标号所指代的部位名称如下：1—主电路板、2—副电路板、3—焊接区、4—焊盘、5—引脚。
具体实施方式
[0019]下面结合附图与实施例对本技术作进一步详细描述。
[0020]实施例1
[0021]一种叠加式电路板，包括主电路板1和副电路板2，主电路板1上预留有用于安装副电路板2的焊接区3，焊接区3内设置有焊盘4，副电路板2包括有引脚5，副电路板2通过引脚5和焊盘4焊接实现与主电路板1连接，主电路板1和副电路板2之间的间隙为0～1mm。本方案采用焊盘4和引脚5焊接的方式，大大节约了电路板的占用空间，而且整体构造更加简单
[0022]本实施例中，副电路板2设计为标准的无引脚5或短引线表面组装元器件。
[0023]为了便于理解，申请人对副电路板2设计的形状进行解释。
[0024]本申请用到了一个贴装技术即SMT：SMT是表面贴装技术，英文全称为Surface Mount Technology，是目前电子组装行业里最流行的一种技术和工艺。它是一种将无引脚5或短引线表面组装元器件(简称SMD，中文称片状元器件)安装在印制电路板(Printed Circuit Board，PCB)的表面或其它基板的表面上，通过回流焊加以焊接组装的电路装连技术。其给出了元器件快速贴装的一种方案。
[0025]本方案将该技术经过改良设计应用到堆叠电路板中。本专利技术将PCB板设计成标准的SMDSurface Mounted Devices，表面贴装器件，见图2中的标准PCB子板示例，便于采用SMT贴片机。手工焊接3秒左右才能贴装一个简单的元件，目前高速贴片机一秒钟可以贴装5～15个简单的元件带旋转式多头系统的高速贴片机贴装更快。图1的示例中主板上有4个。
[0026]本实施例中，副电路板2上引脚5凸出副电路板2板面的高度为0～0.5mm。引脚5提供连接触点的位置，每一个子板和母版通过28焊盘4连接。满足汽车电子抗振性能高要求。其采用回流焊能够很好的实现副电路板2和主电路板1的焊接，提高了抗震性，满足汽车电子抗震性的要求。
[0027]为了实现可靠的连接以及满足功能的需要，副电路板2引脚5设置在电路板的两端，每端引脚5的数量均为14个,每端引脚5的分2排设计，每排引脚5的数量为7个，两排引脚5错位设置。
[0028]主电路板1和副电路板2可以一次完成贴片，子副电路板2当做元器件贴好后，副电路板2上的元器件可以继续贴。
[0029]本实施例中，主电路板1上设置有4个焊接区3，副电路板2和焊接区3一一对应设计。本方案中无需多余的接插件，更加节约成本，减少接插件。
[0030]本实施例中的副电路板2留有外接引脚5，用于与主电路板1板对接，主电路板1和副电路板2通过外接引脚5连接实现信号的输入和输出，副电路板2通过外接引脚5实现电路功能检测。
[0031]本方案所及的电路板叠加方案，将副板电路通过焊接的方式叠置于主板上，排除了机械结构叠加的方法，简化了叠加操作的复杂程度，在能够实现产品既定功能的同时，使主板有更多的空间布置其他电子元器件和布线，降低电路板设计难度，且有效的节省了副板电路占用的主板空间以及整体电路板占用的产品空间。对副板的电路功能检测无需拆卸副板，可从副板引脚5处检测。焊接的连接方式更加高效可靠，受产品使用环境因素影响较小。相较于多层板，电路板叠加的设计难度相对较低，制造成本更低。根据实际产品的不同功能需求，可以设计不同的副板电路叠加于主板，增加了产品电路的设计性，副板亦可以作为主板的扩展功能单元。
[0032]实施例2
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠加式电路板，其特征在于：包括主电路板(1)和副电路板(2)，主电路板(1)上预留有用于安装副电路板(2)的焊接区(3)，焊接区(3)内设置有焊盘(4)，副电路板(2)包括有引脚(5)，副电路板(2)通过引脚(5)和焊盘(4)焊接实现与主电路板(1)连接，主电路板(1)和副电路板(2)之间的间隙为0～1mm。2.根据权利要求1所述的一种叠加式电路板，其特征在于：副电路板(2)设计为标准的无引脚(5)或短引线表面组装元器件。3.根据权利要求1所述的一种叠加式电路板，其特征在于：副电路板(2)上引脚(5)凸出副电路板(2)板面的高度为0～0.5mm。4.根据权利要求1所...

【专利技术属性】
技术研发人员：陈腾炜，刘旺昌，傅琰杰，陈钢强，徐恒，王玉荧，
申请(专利权)人：浙江万安科技股份有限公司，
类型：新型
国别省市：