控制突触元件中电阻逐渐变化的装置和方法制造方法及图纸

本发明专利技术的目的是提供一种存储器装置，该存储器装置能够产生用于处理用于实现神经形态系统的突触元件的分析信息的逐渐电阻变化。为了解决前述缺陷，本发明专利技术提供了一种存储器装置，该存储器装置包括：存储器阵列，其包括能够选择性地存储逻辑状态的多个存储器单元以及连接到所述多个存储器单元的多条位线和字线；控制器，其控制写入步骤和读取步骤；写入单元；以及读取单元，其中，在所述写入步骤中，所述控制器使得所述写入单元从所述多个存储器单元中选择一个或更多个存储器单元，依次向其施加写入电压以允许写入逻辑状态，并且在所述读取步骤中，使得所述读取单元将读取电压施加到被选择为写入所述逻辑状态的所述一个或更多个存储器单元，并且基于流经所述一个或更多个存储器单元的电流的总和来确定突触权重，使得将所选择的一个或更多个存储器单元被识别为作为突触元件运行。为突触元件运行。为突触元件运行。

【技术实现步骤摘要】
【国外来华专利技术】控制突触元件中电阻逐渐变化的装置和方法


[0001]本专利技术涉及在实现神经形态系统时能够控制电导率逐渐变化的存储器装置。更具体地，本专利技术涉及一种存储器装置，其中从存储器阵列中选择的一个或更多个存储器单元被识别为作为一个突触元件运行。

技术介绍

[0002]人工智能半导体产业可以说处于萌芽阶段。半导体设计和制造公司最近开始发布测试产品或早期版本的产品。这些测试产品或早期版本的产品都是基于CMOS的第一代人工智能半导体产品，从材料的角度来看与现有的半导体产品没有什么不同。因此，期望在第二代人工智能半导体中引入和利用新材料。
[0003]对于具有类似于生物神经网络的集成度的第二代人工半导体，需要将具有生物突触的所有基本特征的人工突触实现为一个元件。生物系统的突触伴随着用于处理从神经元递送的信号的过程中的突触权重的改变，并且通过其表现出学习和存储功能。因此，人工突触元件旨在模拟生物突触以输出突触权重的变化作为电流(或电阻)，从而表现出学习和存储功能。为此，开发一种其中发生可控和可区分的逐渐的电流(或电阻)变化的元件是非常重要的。在最理想的人工突触元件中，逐渐的电流(或电阻)变化可以与所施加的脉冲的数量精确地成比例地发生。
[0004]为了实现该目的，已经提出并制造了各种人工突触元件。在用于制造突触元件的半导体领域中已经研究的技术中，在电阻可以改变的诸如RRAM、PRAM或MRAM的存储器阵列中区分低电阻状态和高电阻状态，并且关于区分状态的信息存储在每个单元中。已经在实现数字开或关型的高电阻变化并且根据这种电阻变化读取存储器阵列中的单元的逻辑状态的方向上进行了研究。
[0005]然而，为了实现人工突触元件，不仅一个元件需要具有各种电阻状态，而且电阻状态也需要是可控的。使用上述RRAM或PRAM元件的这种元件的研究和开发正在进行中，但是开发的结果是不对称的并且缺乏再现性。另外，形成可区分电阻状态并同时进行控制是不够的。

技术实现思路

[0006]技术问题
[0007]本专利技术的目的是提供一种存储器装置，该存储器装置能够以与用于实现神经形态系统的突触元件类似的方式引起用于信息处理的逐渐的电阻变化。
[0008]技术方案
[0009]为了实现上述目的，本专利技术的一个方面提供了一种存储器装置，该存储器装置包括：存储器阵列，其包括能够选择性地存储逻辑状态的多个存储器单元以及连接到所述多个存储器单元的多条位线和字线；控制器，其用于控制写入步骤和读取步骤；写入单元；以及读取单元，其中，在所述写入步骤中，所述控制器通过所述写入单元从所述多个存储器单
元中选择一个或更多个存储器单元，依次向所选的一个或更多个存储器单元施加写入电压以允许在其中写入逻辑状态，并且在所述读取步骤中，通过所述读取单元将读取电压施加到被选择为在其中写入所述逻辑状态的所述一个或更多个存储器单元，以便通过流经所述一个或更多个存储器单元的电流的总和来确定突触权重，使得允许将所选择的一个或更多个存储器单元识别为作为一个突触元件运行。
[0010]本专利技术的另一方面提供一种用于确定存储器装置中的突触权重的方法，所述存储器装置包括存储器阵列，该存储器阵列包括能够选择性地存储逻辑状态的多个存储器单元、连接到所述多个存储器单元的位线和字线，所述方法包括以下步骤：(a)从所述多个存储器单元中选择一个或更多个存储器单元，并在所选的一个或更多个存储器单元中依次施加写入电压以写入逻辑状态；(b)将读取电压施加到已被选择为在其中写入所述逻辑状态的所述一个或更多个存储器单元；以及(c)通过所施加的读取电压，通过流经已被选择为在其中写入逻辑状态的所述一个或更多个存储器单元的电流的总和来确定突触权重，其中，所选择的一个或更多个存储器单元被识别为作为一个突触元件运行。
[0011]本专利技术的另一方面提供一种神经形态系统，该神经形态系统包括：输入信号单元，其生成输入信号；突触部分，其包括接收所述输入信号单元的信号并根据设置的权重生成电流的多个突触单元和放大在所述突触单元中生成的电流的乘法器；以及输出信号单元，其通过接收从所述突触部分生成的电流来生成输出信号，其中，所述突触单元中的每一个包括彼此连接并且能够选择性地存储逻辑状态的多个存储器单元，在所述多个存储器单元中的每一个中设置放大因数，并且由所述乘法器通过所述放大因数对通过所述输入信号流经所述多个存储器单元的电流进行放大。
[0012]本专利技术的另一方面提供一种用于在神经形态系统中运行该神经形态系统的突触设备的方法，所述神经形态系统包括多个突触单元，所述突触单元包括彼此连接并位于具有交叉点结构的多个存储器阵列中的多个存储器单元，所述交叉点结构包括彼此交叉的输入电极线和输出电极线，所述多个存储器单元选择性地存储逻辑状态，所述方法包括以下步骤：(a)为所述多个存储器阵列中的每一个设置放大因数；(b)从为其设置所述放大因数的多个存储器阵列中的每一个中选择和组合一个或更多个存储器单元，并且设置包括所述多个存储器单元的多个突触单元；(c)将输入信号施加到所述多个突触单元；(d)通过针对每个存储器阵列施加的输入信号来测量流过所述突触单元的存储器单元的电流，并将所述电流相加；以及(e)根据所设置的存储器阵列的放大因数放大针对每个存储器阵列测量的电流，并且测量在各个存储器阵列中放大的电流的总和。
[0013]本专利技术的另一方面提供一种用于在神经形态系统中运行该神经形态系统的突触设备的方法，所述神经形态系统包括多个突触单元，所述突触单元包括彼此连接并位于具有交叉点结构的一个存储器阵列中的多个存储器单元，所述交叉点结构包括彼此交叉的输入电极线和输出电极线，所述多个存储器单元选择性地存储逻辑状态，所述方法包括以下步骤：(a)为所述存储器阵列的每条输出电极线设置放大因数；(b)选择和组合连接到为其设置所述放大因数的输出电极线的一个或更多个存储器单元，并且设置包括所述多个存储器单元的多个突触单元；(c)将输入信号施加到所述多个突触单元；(d)通过针对每条输出电极线施加的输入信号来测量流经所述突触单元的存储器单元的电流；以及(e)根据所设置的所述输出电极线的放大因数放大针对每条输出线测量的电流，并且测量在各个输出电
极线中放大的电流的总和。
[0014]有益效果
[0015]根据本专利技术，可以在存储器装置和存储器阵列中设置能够通过用于确定突触权重的方法通过高度线性比例控制逐渐的电阻变化的突触元件。
附图说明
[0016]图1示出了根据本专利技术的存储器装置的配置图；
[0017]图2示出了在根据本专利技术的存储器装置中选择多个存储器单元的示例；
[0018]图3示出了在根据本专利技术的存储器装置中发生逐渐的电导率变化；
[0019]图4示出了应用于根据本专利技术的存储器装置的存储器单元的配置示例；
[0020]图5示出了在根据本专利技术的存储器装置中选择多个存储器单元的示例；
[0021]图6是示出根据本专利技术的用于确定突触权重的方法的图；
[0022]图7是示出本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器装置，该存储器装置包括：存储器阵列，该存储器阵列包括能够选择性地存储逻辑状态的多个存储器单元以及连接到所述多个存储器单元的多条位线和多条字线；控制器，其用于控制写入步骤和读取步骤；写入单元；以及读取单元，其中，在所述写入步骤中，所述控制器通过所述写入单元从所述多个存储器单元中选择一个或更多个存储器单元，依次向所选的一个或更多个存储器单元施加写入电压以允许在所选的一个或更多个存储器单元中写入逻辑状态，并且在所述读取步骤中，通过所述读取单元将读取电压施加到被选择为在其中写入所述逻辑状态的所述一个或更多个存储器单元，以便通过流经所述一个或更多个存储器单元的电流的总和来确定突触权重，使得允许将所选择的一个或更多个存储器单元识别为作为一个突触元件运行。2.根据权利要求1所述的存储器装置，其中，能够选择性地存储所述逻辑状态的所述多个存储器单元能够分别存储一个或更多个比特的逻辑状态。3.根据权利要求1所述的存储器装置，其中，能够选择性地存储所述逻辑状态的所述多个存储器单元中的每一个包括非易失性存储器元件和选择器元件，并且所述选择器元件是晶体管、二极管或双端开关元件中的任何一个。4.根据权利要求1所述的存储器装置，其中，能够选择性地存储所述逻辑状态的所述多个存储器单元包括选择性存储器元件。5.根据权利要求1所述的存储器装置，其中，所述写入单元包括DC计数器。6.根据权利要求1所述的存储器装置，其中，所述读取单元包括模数转换器。7.根据权利要求1所述的存储器装置，其中，在所述写入步骤中被选择为在其中写入逻辑状态的所述一个或更多个存储器单元是所有连接到所述多条位线中的一条位线的存储器单元。8.根据权利要求1所述的存储器装置，其中，在所述写入步骤中被选择为在其中写入逻辑状态的所述一个或更多个存储器单元是所有连接到所述多条字线中的一条字线的存储器单元。9.根据权利要求1所述的存储器装置，其中，在所述写入步骤中被选择为在其中写入逻辑状态的所述一个或更多个存储器单元的数目是1、2、4、8、16、32、64、128、256、1024或2048中的任何一个。10.一种用于确定存储器装置中的突触权重的方法，所述存储器装置包括存储器阵列，该存储器阵列包括能够选择性地存储逻辑状态的多个存储器单元、连接到所述多个存储器单元的位线和字线，所述方法包括以下步骤：(a)从所述多个存储器单元中选择一个或更多个存储器单元，并在所选的一个或更多个存储器单元中依次施加写入电压以写入逻辑状态；(b)将读取电压施加到已被选择为在其中写入所述逻辑状态的所述一个或更多个存储器单元；以及(c)通过所施加的读取电压，通过流经已被选择为在其中写入逻辑状态的所述一个或更多个存储器单元的电流的总和来确定突触权重，
其中，所选择的一个或更多个存储器单元被识别为作为一个突触元件运行。11.根据权利要求10所述的方法，其中，能够选择性地存储逻辑状态的所述多个存储器单元中的每一个是能够存储一个或更多个比特的逻辑状态的存储器单元。12.根据权利要求10所述的方法，其中，能够选择性地存储所述逻辑状态的所述多个存储器单元包括双端开关元件或选择性存储器装置，并且步骤(b)中的所述读取电压处于这样的范围中，在该范围中，已经被选择为在其中写入逻辑状态的所有一个或更多个存储器单元未被导通，并且该范围大于施加到未从所述存储器阵列中选择的一个或更多个存储器单元的电压。13.根据权利要求12所述的方法，其中，步骤(a)中的所述写入电压使得从所述多个存储器单元中选择的所述一个或更多个存储器单元导通，并且具有用于写入第一逻辑状态的第一极性和用于写入第二逻辑状态的第二极性，所述第一极性与所述第二极性相反，步骤(b)中的所述读取电压具有与所述写入电压的第一极性相同的极性，并且所选择的一个或更多个存储器单元被识别为作为一个突触元件运行。14.根据权利要求10所述的方法，其中，被选择为在其中写入逻辑状态的所述一个或更多个存储器单元是所有连接到位线中的一条位线的存储器单元。15.根据权利要求10所述的方法，其中，被选择为在其中写入逻辑状态的所述一个或更多个存储器单元是所有连接到字线中的一条字线的存储器单元。16.根据权利要求10所述的方法，其中，在步骤(a)中被选择为在其中写入逻辑状态的所述一个或更多个存储器单元的数目是1、2、4、8、16、32、64、128、256、1024或2048中的任何一个。17.一种神经形态系统，该神经形态系统包括：输入信号单元，其生成输入信号；突触部分，其包括接收所述输入信号单元的信号并根据设置的权重生成电流的多个突触单元和放大在所述突触单元中生成的电流的乘法器；以及输出信号单元，其通过接收从所述突触部分生成的电流来生成输出信号，其中，所述突触单元中的每一个包括彼此连接并且能够选择性地存储逻辑状态的多个存储器单元，在所述多个存储器单元中的每一个中设置放大因数，并且由所述乘法器通过所述放大因数对通过所述输入信号流经所述多个存储器单元的电流进行放大。18.根据权利要求17所述的神经形态系统，其中，所述突触单元的所述多个存储器单元位于多个存储器阵列中，所述多个存储器阵列具有包括彼此交叉的输入电极线和输出电极线的交叉点结构，所述乘法器连接到所述多个存储器阵列中的每一个，在所述多个存储器阵列中的每一个中设置所述放大因数，并且对于包括在同一存储器阵列中的所有存储器单元设置相同的放大因数，并且通过输入信号在所述突触单元的所述多个存储器单元中的每一个中流动的电流根据所述放大因数被乘法器放大。19.根据权利要求17所述的神经形态系统，其中，所述突触单元的所述多个存储器单元位于一个存储器阵列中，
所述存储器阵列具有包括彼此交叉的输入电极线和输出电极线的交叉点结构，并且所述乘法器连接到所述输出电极线中的每条输出电极线，所述突触单元的所述多个存储器单元位于多条输出电极线上，针对每条输出电...

【专利技术属性】
技术研发人员：金俊成，
申请(专利权)人：金俊成，
类型：发明
国别省市：