一种双管芯合封的共源共栅GaN功率器件制造技术

本实用新型专利技术公开了一种双管芯合封的共源共栅GaN功率器件，其中包含合封的GaN

【技术实现步骤摘要】
一种双管芯合封的共源共栅GaN功率器件


[0001]本技术属于功率器件
，具体涉及一种双管芯合封的共源共栅GaN功率器件。

技术介绍

[0002]目前，常规的共源共栅结构的氮化镓(Cascode GaN)功率器件，通常采用VDMOS(Vertical
‑
Diffused Metal
‑
Oxide
‑
Semiconductor，垂直扩散金属氧化物半导体场效应晶体管)器件与GaN
‑
FET(氮化镓场效应管)进行双管芯合封。其对应的常规结构的VDMOS器件，其漏极通常由背面引出(Drain
‑
down)，而栅极、源极分布于管芯的另一侧，在采用单基岛的情况下，很难通过基板和框架结构直接将VDMOS器件的源极引出到外部。这就意味着采用VDMOS器件进行合封设计的Cascode GaN功率器件，其源极需要通过连接线引出，导致其源极串联电感、电阻通常较高。此外对于共源共栅结构的连接方式，MOS管的漏端(Drain)需要与GaN器件的源端(Source)相连，MOS器件的源极(Source)需要与GaN器件的栅极(Gate)相连)，而氮化镓场效应管GaN FET通常为平面结构器件，其漏极、栅极、源极均分布于管芯的同一侧，常规的平面封装方案相对复杂，主功率回路电流路径交错曲折，封装引入的寄生杂散较大，这在很大程度上限制了封装后成品器件的整体性能(如器件的开关速度、开关振荡等性能)。

技术实现思路

[0003]本技术的主要目的在于提供一种双管芯合封的共源共栅GaN功率器件，从而克服现有技术的不足。
[0004]为实现前述技术目的，本技术采用的技术方案包括：一种双管芯合封的共源共栅GaN功率器件，所述GaN功率器件包含合封的GaN
‑
FET管芯和Si
‑
LDMOS管芯，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极相连，所述GaN
‑
FET管芯的源、漏极均由正面引出，其中漏极作为GaN功率器件成品的漏极引出，所述Si
‑
LDMOS管芯的栅极引出作为GaN功率器件成品的栅极引出，所述Si
‑
LDMOS管芯的源极从背面引出，与GaN
‑
FET管芯的栅极相连并引出作为GaN功率器件成品的源极引出。
[0005]在一优选实施例中，所述GaN功率器件采用TO外形的平面封装方式进行封装。
[0006]在一优选实施例中，所述GaN功率器件包括第一基板、第二基板和第一引线框架，所述GaN
‑
FET管芯和第二基板均直接固定于所述第一基板上，所述Si
‑
LDMOS管芯固定于一第一引线框架上，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极相连，所述GaN
‑
FET管芯的漏极从正面引出到第一基板上，作为GaN功率器件的漏极引出，所述Si
‑
LDMOS管芯的栅极通过第二基板引出作为GaN功率器件的栅极，所述GaN
‑
FET管芯的栅极通过第一引线框架与所述Si
‑
LDMOS管芯的源极相连，所述Si
‑
LDMOS管芯的源极从背面引出到第一引线框架上，作为GaN功率器件的源极引出。
[0007]在一优选实施例中，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极之间、所述
GaN
‑
FET管芯的栅极与所述第一引线框架之间、所述Si
‑
LDMOS管芯的栅极与第二基板之间通过连接件相连，所述第二基板通过连接件引出GaN功率器件的栅极，以及所述GaN
‑
FET管芯的漏极通过与第一基板相连的第二引线框架引出。
[0008]在一优选实施例中，所述连接件为引线或铝带或铜夹。
[0009]在一优选实施例中，所述GaN功率器件采用DFN外形的表贴式平面封装方式进行封装。
[0010]在一优选实施例中，所述GaN功率器件包括第一基板和第二基板，所述GaN
‑
FET管芯固定于所述第一基板上，所述Si
‑
LDMOS管芯固定于所述第二基板上，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET器件的源极相连，所述GaN
‑
FET管芯的漏极从正面引出到第一基板上，作为GaN功率器件的漏极引出，所述Si
‑
LDMOS管芯的栅极引出作为GaN功率器件的栅极引出，所述GaN
‑
FET管芯的栅极与第二基板相连，所述Si
‑
LDMOS管芯的源极从背面引出到第二基板，引出作为GaN功率器件的源极。
[0011]在一优选实施例中，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极之间、所述GaN
‑
FET管芯的栅极与第二基板之间、所述GaN
‑
FET管芯的漏极与第一基板之间通过连接件相连，所述Si
‑
LDMOS管芯的栅极通过连接件引出。
[0012]与现有技术相比较，本技术的有益效果至少在于：本技术利用源极背面引出的LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件替代传统的VDMOS器件，配合GaN
‑
FET(碳化硅结型场效应管)形成共源共栅结构，用以实现双管芯合封的Cascode GaN功率器件，与常规Cascode GaN功率器件相比，本技术所提出的Cascode GaN功率器件可以简化封装方案，将Cascode器件源极引出的方式由常规的引线绑定(键合)优化为直接通过管芯与基板的焊接，由裸露焊盘或与基板直接相连的框架连接到成品的外部PIN脚。经过优化，Cascode GaN功率器件的源极串联寄生电感大幅下降，在应用中连接驱动电路后，整体电路的CSI(Common Source Inductance，共源极寄生电感感量)大幅下降，这将加快开关速度，提高有效驱动电压，同时显著抑制器件的开关振荡现象。
附图说明
[0013]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是本技术GaN功率器件的内部结构示意图；
[0015]图2是本技术实施例1中GaN功率器件的封装结构示意图；
[0016]图3是本技术实施例2中GaN功率器件的封装结构示意图；...

【技术保护点】

【技术特征摘要】
1.一种双管芯合封的共源共栅GaN功率器件，其特征在于，所述GaN功率器件包含合封的GaN
‑
FET管芯和Si
‑
LDMOS管芯，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极相连，所述GaN
‑
FET管芯的源、漏极均由正面引出，其中漏极作为GaN功率器件成品的漏极引出，所述Si
‑
LDMOS管芯的栅极引出作为GaN功率器件成品的栅极引出，所述Si
‑
LDMOS管芯的源极从背面引出，与GaN
‑
FET管芯的栅极相连并引出作为GaN功率器件成品的源极引出。2.根据权利要求1所述的一种双管芯合封的共源共栅GaN功率器件，其特征在于：所述GaN功率器件采用TO外形的平面封装方式进行封装。3.根据权利要求2所述的一种双管芯合封的共源共栅GaN功率器件，其特征在于：所述GaN功率器件包括第一基板、第二基板和第一引线框架，所述GaN
‑
FET管芯和第二基板均直接固定于所述第一基板上，所述Si
‑
LDMOS管芯固定于一第一引线框架上，所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极相连，所述GaN
‑
FET管芯的漏极从正面引出到第一基板上，作为GaN功率器件的漏极引出，所述Si
‑
LDMOS管芯的栅极通过第二基板引出作为GaN功率器件的栅极，所述GaN
‑
FET管芯的栅极通过第一引线框架与所述Si
‑
LDMOS管芯的源极相连，所述Si
‑
LDMOS管芯的源极从背面引出到第一引线框架上，作为GaN功率器件的源极引出。4.根据权利要求3所述的一种双管芯合封的共源共栅GaN功率器件，其特征在于：所述Si
‑
LDMOS管芯的漏极与GaN
‑
FET管芯的源极...

【专利技术属性】
技术研发人员：彭虎，杜睿，卢烁今，
申请(专利权)人：苏州华太电子技术有限公司，
类型：新型
国别省市：