开环小数分频器及时钟系统技术方案

技术编号:32683655 阅读:12 留言:0更新日期:2022-03-17 11:42
本发明专利技术提供一种开环小数分频器,包括调制模块,用于根据小数分频系数产生输出比特位和量化误差,并通过将输出比特位与整数分频系数相加产生分频控制信号;分频模块,连接调制模块的输出端,用于根据分频控制信号在N/N+1分频比之间进行切换,并对输入时钟进行分频输出;数字时间转换器增益校准模块,连接调制模块和分频模块的输出端,用于根据分频时钟及其延迟时钟上升沿或下降沿到来先后产生增益调节量,并根据增益调节量对当前时刻增益进行校准来得到下一时刻增益,以此基于量化误差和下一时刻增益对延迟时钟进行输出控制。通过本发明专利技术的开环小数分频器,解决了现有结构中数字时间转换器增益根据PVT的变化而变化,导致设计难度大的问题。难度大的问题。难度大的问题。

【技术实现步骤摘要】
开环小数分频器及时钟系统


[0001]本专利技术涉及时钟设计领域,特别是涉及一种开环小数分频器及时钟系统。

技术介绍

[0002]在很多应用中都需要一种紧凑、低功耗、低抖动、支持多种小数输出频率的时钟系统,这种时钟系统的传统解决方案是采用多个小数PLL(Phase Locked Loop:锁相环)来实现,但是该方案将会消耗很大的功率以及芯片面积。
[0003]一种低功耗与低成本的解决方案是采用开环小数分频器,这样,一个整数PLL可以接多个开环小数分频器,从而能够支持多种小数分频时钟。一般的基于DTC(Digital Time Converter:数字时间转换器)的开环小数分频器结构如图1所示,主要由多模分频器 (Multi Modulus Divider:MMD)、数字时间转换器以及

Σ调制器构成,

Σ调制器控制多模分频器在N/N+1分频比之间切换,从而使多模分频器的输出时钟的平均分频比为N+α(α为小数分频系数)。
[0004]不过,多模分频器的输出时钟抖动很大,必需由

Σ调制器的量化噪声项控制的数字时间转换器来消除该抖动,但是数字时间转换器的增益随PVT(Process Voltage Temperature:工艺、电压、温度)变换剧烈,这就导致现有结构需要根据PVT的变化来实时调节数字时间转换器的增益,使数字时间转换器的增益需根据PVT的变化而变化,从而增大了设计难度。

技术实现思路

[0005]鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种开环小数分频器及时钟系统,用于解决现有开环小数分频器结构中数字时间转换器的增益需根据PVT的变化而变化,导致设计难度大的问题。
[0006]为实现上述目的及其他相关目的,本专利技术提供一种开环小数分频器,所述开环小数分频器包括:调制模块、分频模块及数字时间转换器增益校准模块;所述调制模块用于根据小数分频系数产生输出比特位和量化误差,并通过将所述输出比特位与整数分频系数相加产生分频控制信号;所述分频模块连接所述调制模块的输出端,用于根据所述分频控制信号在N/N+1分频比之间进行切换,并对输入时钟进行分频输出;所述数字时间转换器增益校准模块连接所述调制模块的输出端和所述分频模块的输出端,用于根据分频时钟及其延迟时钟上升沿或下降沿的到来先后产生增益调节量,并根据所述增益调节量对当前时刻的增益进行校准来得到下一时刻的增益,以此基于量化误差和下一时刻的增益对分频时钟和延迟时钟进行延迟控制;其中,N为整数分频系数,且为大于等于1的正整数。
[0007]可选地,所述调制模块包括:

Σ调制器及第一加法器;所述

Σ调制器的输入端接入所述小数分频系数,第一输出端产生所述输出比特
位,第二输出端产生所述量化误差;所述第一加法器的第一输入端接入所述整数分频系数,第二输入端连接所述

Σ调制器的第一输出端,输出端产生所述分频控制信号。
[0008]可选地,所述

Σ调制器为一阶

Σ调制器。
[0009]可选地,所述分频模块采用多模分频器实现。
[0010]可选地,所述数字时间转换器增益校准模块包括:延迟单元、第一数字时间转换器、第二数字时间转换器、鉴相器及数字校准单元;所述延迟单元连接所述分频模块的输出端,用于将分频时钟延迟一个输入时钟周期并产生所述延迟时钟;所述第一数字时间转换器连接所述延迟单元的输出端,用于根据第一控制码对所述延迟时钟进行延迟控制并产生输出时钟;所述第二数字时间转换器连接所述分频模块的输出端,用于根据第二控制码对所述分频时钟进行延迟控制并产生比较时钟;所述鉴相器连接所述第一数字时间转换器的输出端和所述第二数字时间转换器的输出端,用于比较所述输出时钟和所述比较时钟的上升沿或下降沿的到来先后,并根据比较结果产生增益调节量;所述数字校准单元连接所述调制模块的输出端和所述鉴相器的输出端,用于根据所述增益调节量对当前时刻的增益进行校准来得到下一时刻的增益,并将量化误差与下一时刻的增益相乘来得到第一控制码,将量化误差与1之和与下一时刻的增益相乘来得到第二控制码。
[0011]可选地,所述延迟单元采用D触发器实现;其中,所述D触发器的时钟端接入所述输入时钟,数据端连接所述分频模块的输出端,输出端产生所述延迟时钟。
[0012]可选地,所述鉴相器为开关式鉴相器;所述开关式鉴相器采用D触发器实现,其中,所述D触发器的时钟端连接所述第二数字时间转换器的输出端,数据端连接所述第一数字时间转换器的输出端,输出端产生所述增益调节量。
[0013]可选地,所述数字校准单元包括数字校准部、第一乘法器及第二乘法器;所述数字校准部连接所述鉴相器的输出端,用于根据最小均方算法得到当前时刻的增益,并根据所述增益调节量对当前时刻的增益进行校准来得到下一时刻的增益;所述第一乘法器的第一输入端连接所述数字校准部的输出端,第二输入端接入所述量化误差,输出端产生所述第一控制码;所述第二乘法器的第一输入端连接所述数字校准部的输出端,第二输入端接入所述量化误差与1之和,输出端产生所述第二控制码。
[0014]可选地,所述数字校准单元包括数字校准部、乘法器及第二加法器;所述数字校准部连接所述鉴相器的输出端,用于根据最小均方算法得到当前时刻的增益,并根据所述增益调节量对当前时刻的增益进行校准来得到下一时刻的增益;所述乘法器的第一输入端连接所述数字校准部的输出端,第二输入端接入所述量化误差,输出端连接所述第二加法器的第一输入端并产生所述第一控制码;所述第二加法器的第二输入端连接所述数字校准部的输出端,输出端产生所述第二控制码。
[0015]本专利技术还提供了一种时钟系统,所述时钟系统包括:如上任一项所述的开环小数分频器。
[0016]如上所述,本专利技术的一种开环小数分频器及时钟系统,通过所述调制模块、所述分频模块及所述数字时间转换器增益校准模块的设计,不仅实现了对数字时间转换器增益的实时校准,更在校准环路稳定后,实现了数字时间转换器的增益为一固定值,无需根据PVT的变化而变化,大大简化了设计难度。
附图说明
[0017]图1显示为现有开环小数分频器结构的示意图。
[0018]图2显示为本专利技术开环小数分频器的示意图。
[0019]图3显示为本专利技术调制模块中

Σ调制器的示意图。
[0020]图4显示为本专利技术数字时间转换器增益校准模块中数字时间转换器的延迟部的示意图。
[0021]元件标号说明:10调制模块,11

Σ调制器,12第一加法器,20分频模块,30数字时间转换器增益校准模块,31延迟单元,32第一数字时间转换器,33第二数字时间转换器,34鉴相器,35数字校准单元,351数字校准部,352第一乘法器,353第二乘法器。
具体实施方式
[0022]以下通过特定的具体实例说明本专利技术的实施方式,本本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种开环小数分频器,其特征在于,所述开环小数分频器包括:调制模块、分频模块及数字时间转换器增益校准模块;所述调制模块用于根据小数分频系数产生输出比特位和量化误差,并通过将所述输出比特位与整数分频系数相加产生分频控制信号;所述分频模块连接所述调制模块的输出端,用于根据所述分频控制信号在N/N+1分频比之间进行切换,并对输入时钟进行分频输出;所述数字时间转换器增益校准模块连接所述调制模块的输出端和所述分频模块的输出端,用于根据分频时钟及其延迟时钟上升沿或下降沿的到来先后产生增益调节量,并根据所述增益调节量对当前时刻的增益进行校准来得到下一时刻的增益,以此基于量化误差和下一时刻的增益对分频时钟和延迟时钟进行延迟控制;其中,N为整数分频系数,且为大于等于1的正整数。2.根据权利要求1所述的开环小数分频器,其特征在于,所述调制模块包括:

Σ调制器及第一加法器;所述

Σ调制器的输入端接入所述小数分频系数,第一输出端产生所述输出比特位,第二输出端产生所述量化误差;所述第一加法器的第一输入端接入所述整数分频系数,第二输入端连接所述

Σ调制器的第一输出端,输出端产生所述分频控制信号。3.根据权利要求2所述的开环小数分频器,其特征在于,所述

Σ调制器为一阶

Σ调制器。4.根据权利要求1所述的开环小数分频器,其特征在于,所述分频模块采用多模分频器实现。5.根据权利要求1所述的开环小数分频器,其特征在于,所述数字时间转换器增益校准模块包括:延迟单元、第一数字时间转换器、第二数字时间转换器、鉴相器及数字校准单元;所述延迟单元连接所述分频模块的输出端,用于将分频时钟延迟一个输入时钟周期并产生所述延迟时钟;所述第一数字时间转换器连接所述延迟单元的输出端,用于根据第一控制码对所述延迟时钟进行延迟控制并产生输出时钟;所述第二数字时间转换器连接所述分频模块的输出端,用于根据第二控制码对所述分频时钟进行延迟控制并产生比较时钟;所述鉴相器连接所述第一数字时间转换器的输出端和所述第二数字时间转换器的输出端,用...

【专利技术属性】
技术研发人员:刘尧刘海彬关宇轩梁国豪尹杰刘森
申请(专利权)人:微龛广州半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1