一种半导体芯片测试座制造技术

本发明专利技术公开了一种半导体芯片测试座，包括基板；所述转接模组设于所述基板的上表面；所述辅助转接件设于所述转接模组的上表面；其中，所述转接模组用于将所述辅助转接件和所述基板导通；多个所述异形测试片通过限位组件设置在所述辅助转接件上；所述芯片限位件设于所述异形测试片的上方，用于对芯片进行限位；其中，所述异形测试片的针脚与所述辅助转接板导通，针尖与位于所述芯片限位件内的芯片导通，本发明专利技术的半导体芯片测试座，通过在异形测试片和基板之间增加一转接模组和定制价格较低的辅助转接件，实现了异形测试片与价格昂贵的基板导通，并且异形测试片的耗材使用寿命高，测试稳定效率高，整体的改进成本低，可降低风险及节省成本。及节省成本。及节省成本。

【技术实现步骤摘要】
一种半导体芯片测试座


[0001]本专利技术属于电子芯片测试
，尤其涉及一种半导体芯片测试座。

技术介绍

[0002]随着现代电子产品的飞速发展，电子芯片作为其重要的组成核心，在生产与加工的过程中，对质量的检测管控越发的严格。
[0003]在半导体芯片大规模研发及生产过程中均需要各类性能检测，芯片测试座在封测环节起到关键性作用，测试座功能是将芯片定位后通过线路板之间电子信号电流传输从而达到检验测试效果。
[0004]目前常见为采用单独的Pogo pin或单独异形测试片式样进行测试，但是在实际使用中发现：1.单独Pogo pin式样测试座缺点是寿命较短，维护成本高，维护过程停机时间影响产出；2.如果利用异形测试片来替代Pogo pin，由于结构式样的完全不同，原有Pogo pin测试PCB基板不可完全对接使用，原基板为定制化的，其生产成本很高，从而也不适用于企业在实际生产中的应用。

技术实现思路

[0005]本专利技术目的是为了克服现有技术的不足而提供一种不替换原基板的情况下，采取通过增加一转接模块和定制价格较低的辅助转接板来实现异形测试片与价格昂贵的原基板的导通，操作方便快捷，改进成本低的半导体芯片测试座。
[0006]为达到上述目的，本专利技术采用的技术方案是：一种半导体芯片测试座，包括：
[0007]基板；
[0008]转接模组，所述转接模组设于所述基板的上表面；
[0009]辅助转接件，所述辅助转接件设于所述转接模组的上表面；其中，所述转接模组用于将所述辅助转接件和所述基板导通；
[0010]异形测试片，多个所述异形测试片通过限位组件设置在所述辅助转接件上；
[0011]芯片限位件，所述芯片限位件设于所述异形测试片的上方，用于对芯片进行限位；
[0012]其中，所述异形测试片的针脚与所述辅助转接板导通，针尖与位于所述芯片限位件内的芯片导通。
[0013]进一步的，所述转接模组上设有贯穿设置的导通件，所述导通件的上端和下端分别与基板上表面的基板触点和辅助转接件下表面的辅助触点导通。
[0014]进一步的，所述辅助转接件为一PCB光板。
[0015]进一步的，所述限位组件包括一开有限位口的限位座；所述限位口内设有垂直分布的第一限组件和第二限位组件；
[0016]所述第一限位组件包括三个紧贴相连的第一限位板，每两个紧贴相邻的第一限位板之间设有对称设置的两组异形测试片组件，异形测试片组件包括两个紧贴设置的异形测试片；所述第一限位组件上设有贯穿设置的开口，用于将对称设置的两组异形测试片组件
分隔；其中，每组异形测试片组件由对应的第一定位件进行定位；
[0017]所述第二限位组件包括两个紧贴设置的第二限位板，两个所述第二限位板之间设有两个异形测试片，且每个所述异形测试片的针尖设于所述开口内，所述两个异形测试片经由位于对应的第二限位板上的第二定位件定位。
[0018]进一步的，所述异形测试片由合金材料制成。
[0019]进一步的，所述辅助转接板上设有与所述测试片的针脚相导通的针脚触点。
[0020]进一步的，所述异形测试片的上方设有针尖限位件，所述针尖限位件上设有用于限位测试片针尖的针尖限位孔。
[0021]进一步的，所述异形测试片包括测试片本体，所述测试片本体的上端具有朝上设置的针尖，所述测试片本体的下端具有朝下设置的针脚，在所述测试片本体上设有用于定位的定位孔。
[0022]由于上述技术方案的运用，本专利技术与现有技术相比具有下列优点：
[0023]本专利技术方案的半导体芯片测试座，通过在异形测试片和基板之间增加一转接模组和定制价格较低的辅助转接件，实现了异形测试片与价格昂贵的原基板的导通，并且异形测试片的耗材使用寿命高，测试稳定效率高，改进成本低，可降低风险及节省成本。
附图说明
[0024]下面结合附图对本专利技术技术方案作进一步说明：
[0025]图1为本专利技术实施例的立体结构示意图；
[0026]图2为本专利技术实施例的立体结构分解示意图；
[0027]图3为图2中A部的放大图；
[0028]图4为图2中B部的放大图；
[0029]图5为图2中C部的放大图；
[0030]图6为图2中G部的放大图；
[0031]图7为本专利技术实施例中异形测试片的结构示意图；
[0032]图8为本专利技术实施例中第一限位组件和第二限位组件对异形测试片限位时的立体结构示意图；
[0033]图9为图8中略去一个第一限位板时的立体结构示意图；
[0034]图10为图9中F部的放大图；
[0035]图11为图9中的异形测试片与芯片和辅助转接件导通时的结构示意图；
[0036]图12为图10中D部的放大图；
[0037]图13为图10中E部的放大图；
[0038]其中：基板1、转接模组2、辅助转接件3、异形测试片4、芯片限位件5、限位组件6、芯片7、基板触点10、导通件20、针脚触点30、针尖限位件40、针尖限位孔41、测试片本体42、芯片限位孔50、针尖420、针脚421、定位孔422、限位座60、限位口61、第一限位板62、开口620、第一定位件621、第二限位板63、第二定位件630。
具体实施方式
[0039]下面结合附图及具体实施例对本专利技术作进一步的详细说明。
[0040]参阅图1，本专利技术实施例所述的一种半导体芯片测试座，包括基板1、转接模组2、辅助转接件3、异形测试片4和芯片限位件5；本专利技术通过增加一转接模块2，然后利用转接模块2的一端对接客户原有的价格昂贵的基板1，另一端对接辅助转接件3，再将定制价格较低的辅助转接件3与异形测试片4整体导通，从而实现异形测试片4与价格昂贵的基板1整体导通连接，便于对芯片限位件5内的芯片7进行性能测试，改进成本低，操作方便。
[0041]参阅图2
‑
5，本实施例中的转接模组2为Pogo pin连接件，在基板1上设有多个基板触点10，转接模块2上多个与基板触点10适配的贯穿设置的导通件20；安装时，导通件20的底部与基板触点10相互对准导通后，基板1和转接模块2上下相连安装。
[0042]辅助转接件3为一PCB光板，辅助转接件3的下表面设有与导通件20相适配导通的辅助触点(图中未示出)；将辅助触点对准导通件20的上端导通后，把辅助转接件3安装在转接模块2的上表面，这样辅助转接件3通过转接模组2与基板1相通。
[0043]另外，在辅助转接件3上设有多个与异形测试片4的针腿421适配的针脚触点30。
[0044]参阅图7，异形测试片4包括测试片本体42，测试片本体42的上端往上延伸有朝上设置针尖420，测试片本体24的下端具有朝下设置的针脚421，并且在测试片本体42上设有用于定位的两个定位孔422。
[0045]参阅图2，限位组件6包括一开有呈T形状的限位口61的限位座60；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片测试座，其特征在于，包括：基板；转接模组，所述转接模组设于所述基板的上表面；辅助转接件，所述辅助转接件设于所述转接模组的上表面；其中，所述转接模组用于将所述辅助转接件和所述基板导通；异形测试片，多个所述异形测试片通过限位组件设置在所述辅助转接件上；芯片限位件，所述芯片限位件设于所述异形测试片的上方，用于对芯片进行限位；其中，所述异形测试片的针脚与所述辅助转接板导通，针尖与位于所述芯片限位件内的芯片导通。2.如权利要求1所述的半导体芯片测试座，其特征在于：所述转接模组上设有贯穿设置的导通件，所述导通件的上端和下端分别与基板上表面的基板触点和辅助转接件下表面的辅助触点导通。3.如权利要求1所述的半导体芯片测试座，其特征在于：所述辅助转接件为一PCB光板。4.如权利要求1所述的半导体芯片测试座,其特征在于：所述限位组件包括一开有限位口的限位座；所述限位口内设有垂直分布的第一限组件和第二限位组件；所述第一限位组件包括三个紧贴相连的第一限位板，每两个紧贴相邻的第一限位板之间设有对称设置的两组异形测试...

【专利技术属性】
技术研发人员：闵哲，
申请(专利权)人：苏州朗之睿电子科技有限公司，
类型：发明
国别省市：