浮栅及闪存的形成方法技术

本公开实施例提供一种浮栅及闪存的形成方法。所述浮栅形成方法包括：提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离结构之间的衬底表面覆盖有隧穿介质层；形成浮栅层，覆盖所述浅槽隔离结构和所述隧穿介质层；对所述浮栅层进行退火，所述退火的温度为850℃～1200℃。所述闪存的形成方法包括：提供衬底；在所述衬底上形成浮栅；在浮栅上形成第二隧穿介质层；以及在所述隧穿介质层上形成控制栅。本公开实施例通过在形成浮栅后进行退火，能够改善在填充浮栅层时产生的空洞，进而提高制备出的闪存的良率和可靠性。的闪存的良率和可靠性。的闪存的良率和可靠性。

【技术实现步骤摘要】
浮栅及闪存的形成方法


[0001]本专利技术涉及半导体器件制造领域，具体涉及一种浮栅及闪存的形成方法。

技术介绍

[0002]近年来，随着集成电路制造技术的不断发展，非易失性闪存(Nor flash)的尺寸不断缩小，闪存中浮栅的关键尺寸也在逐渐缩小，这为形成浮栅带来了挑战。现有的技术在形成浮栅时会在浮栅中留下空洞、空隙等缺陷。
[0003]因此，需要一种新的浮栅及闪存的形成方法。

技术实现思路

[0004]为了解决现有技术中存在的问题，本公开实施例提供一种浮栅及闪存的形成方法，其能够改善在填充浮栅层时产生的空洞。
[0005]为解决上述技术问题，本公开实施例提供一种浮栅的形成方法，包括:提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离结构之间的衬底表面覆盖有隧穿介质层；形成浮栅层，覆盖所述浅槽隔离结构和所述隧穿介质层；以及对所述浮栅层进行退火，所述退火的温度为850℃～1200℃。
[0006]在一些实施例中，所述浮栅材料为掺杂多晶硅，掺杂浓度为1E20cm
‑3～3E20cm
‑3。
[0007]在一些实施例中，所述浮栅通过化学气相沉积形成，沉积温度为500℃～550℃。
[0008]在一些实施例中，所述浮栅内杂质通过原位掺杂进入。
[0009]在一些实施例中，所述退火在氮气环境中进行。
[0010]在一些实施例中，所述退火的保温时间范围为15s～18s。
[0011]在一些实施例中，经过退火后，所述浮栅晶粒的尺寸为58nm～62nm。
[0012]在一些实施例中，在所述浅槽隔离结构中形成浮栅层之后，还包括：去除所述衬底第二侧的浮栅层材料。
[0013]在一些实施例中，在对所述浮栅层进行退火后，还包括：对所述浮栅层进行化学机械研磨。
[0014]本公开实施例还提供了一种闪存的形成方法，包括：提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离结构之间的衬底表面覆盖有隧穿介质层；在所述衬底上形成浮栅，覆盖所述浅槽隔离结构和所述隧穿介质层；对所述浮栅层进行退火，所述退火的温度为850℃～1200℃；在浮栅上形成第二隧穿介质层；以及在所述隧穿介质层上形成控制栅。
[0015]在一些实施例中，所述浮栅材料为掺杂多晶硅，掺杂浓度为1E20cm
‑3～3E20cm
‑3。
[0016]在一些实施例中，所述浮栅通过化学气相沉积形成，沉积温度为500℃～550℃。
[0017]在一些实施例中，所述浮栅内杂质通过原位掺杂进入。
[0018]在一些实施例中，所述退火在氮气环境中进行。
[0019]在一些实施例中，所述退火的保温时间范围为15s～18s。
[0020]在一些实施例中，经过退火后，所述浮栅晶粒的尺寸为58nm～62nm。
[0021]在一些实施例中，在所述浅槽隔离结构中形成浮栅层之后，还包括：去除所述衬底第二侧的浮栅层材料。
[0022]在一些实施例中，在对所述浮栅层进行退火后，还包括：对所述浮栅层进行化学机械研磨。
[0023]与现有技术相比，本公开实施例的技术方案具有以下有益效果：
[0024]本公开实施例提供的一种浮栅的形成方法，通过在形成浮栅层后进行退火，可以使浮栅材料中的晶粒进行变化，例如变大或重排，从而对浮栅填充时产生的空洞进行修复。
[0025]本公开实施例提供的一种闪存的形成方法，采用上述实施例所述的浮栅形成方法形成闪存中的浮栅，提高了闪存的良率和可靠性。
附图说明
[0026]本公开的其它特征以及优点将通过以下结合附图详细描述的可选实施方式更好地理解，附图中相同的标记表示相同或相似的部件，其中：
[0027]图1示出了根据现有技术形成的一种浮栅结构的扫描电镜图；
[0028]图2示出了根据本公开的一个实施例的浮栅形成方法的流程示意图；
[0029]图3
‑
5示出了图2中实施例形成浮栅的中间结构示意图；
[0030]图6示出了根据本公开的一个实施例所述方法形成的浮栅结构的电镜扫描图。
具体实施方式
[0031]在现有技术中，随着非易失性闪存的尺寸不断缩小，闪存中浮栅的关键尺寸也逐渐缩小，这为浮栅多晶硅填充带来了挑战。图1示出了一种利用现有技术形成的浮栅的扫描电镜图，在浮栅多晶硅中形成有空隙10。
[0032]因此，本公开实施例提供了一种浮栅及闪存的形成方法，能够改善在填充浮栅时产生的空洞。
[0033]为使本公开的目的、技术方案及效果更加清楚、明确，以下参照附图并结合优选的实施例对本公开进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本公开，并不用于限定本公开的保护范围。
[0034]在描述时各个部件的结构位置例如上、下、顶部、底部等方向的表述不是绝对的，而是相对的。当各个部件如图中所示布置时，这些方向表述是恰当的，但图中各个部件的位置改变时，这些方向表述也相应改变。
[0035]本公开实施例提供一种浮栅的形成方法，包括：提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离结构之间的衬底表面覆盖有隧穿介质层；形成浮栅层，覆盖所述浅槽隔离结构和所述隧穿介质层；以及对所述浮栅层进行退火，所述退火的温度为850℃～1200℃。
[0036]在一个实施例中，图2示出了根据本公开的一个实施例的浮栅的形成方法的流程示意图，图3
‑
5示出了形成浮栅的中间结构的示意图。下面结合它们进行详细说明。
[0037]在S1中，提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离之间的衬底表面的凹槽底部覆盖有隧穿介质层。
[0038]在一些实施例中，所述衬底可以为硅衬底。在一些其他的实施例中，所述衬底材料还可以为其他材料。例如，硅锗衬底、绝缘体上硅衬底或绝缘体上锗衬底等。
[0039]在一个具体的实施例中，参照图3，在衬底30上形成隧穿介质层301。之后，如图4所示，在隧穿介质层301上形成第一光刻胶层，图形化所述光刻胶层；以所述第一光刻胶层为掩膜刻蚀隧穿介质层301和衬底30，在刻蚀位置填充隔离材料，形成浅槽隔离结构401；再将剩余的第一光刻胶层去除。
[0040]在一些实施例中，所述隧穿介质层的形成工艺为本领域技术人员所熟知，在此不作赘述。在一些具体的实施例中，所述隧穿介质层材料可以包括氧化硅和/或氧化铝。
[0041]在一些实施例中，所述浅槽隔离结构可以是氧化硅材料。
[0042]在一些实施例中，在形成所述浅槽隔离结构后，还可以将所述浅槽隔离结构的暴露在所述衬底外的一侧表面进行研磨，使其平坦化，方便后续形成浮栅。
[0043]如图4所示，相邻的浅槽隔离结构401之间构成凹本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浮栅的形成方法，其特征在于，包括:提供衬底，所述衬底内具有多个浅槽隔离结构，相邻的浅槽隔离结构之间构成凹槽，并且在相邻的浅槽隔离结构之间的衬底表面覆盖有隧穿介质层；形成浮栅层，覆盖所述浅槽隔离结构和所述隧穿介质层；以及对所述浮栅层进行退火，所述退火的温度为850℃～1200℃。2.根据权利要求1所述的浮栅的形成方法，其特征在于，所述浮栅材料为掺杂多晶硅，掺杂浓度为1E20cm
‑3～3E20cm
‑3。3.根据权利要求1所述的浮栅形成方法，其特征在于，所述浮栅通过化学气相沉积形成，沉积温度为500℃～550℃。4.根据权利要求2所述的浮栅的形成方法，其特征在于，所述浮栅内杂质通过原位掺杂进入。5.根据权利要求4所述的浮栅的形成方法，其特征在于，所述退火在氮气环境中进行。6.根据权利要求5所述的浮栅的形成方法，其特征在于，所述退火的保温时间范围为15s～18s。7.根据权利要求6所述的浮栅的形成方法，其特征在于，经过退火后，所述浮栅晶粒的尺寸为58nm～62nm。8.根据权利要求1所述的浮栅的形成方法，其特征在于，在所述浅槽隔离结构中形成浮栅层之后，还包括：去除所述衬底第二侧的浮栅层材料。9.根据权利要求1
‑
8任一项所述的浮栅的形成方式，其特征在于，在对所述浮栅层进行退火后，还包括：对所述浮栅层进行化学机械研磨。10.一种闪存的形成方法，其特征在于，包括：提供衬底，所述衬底内具...

【专利技术属性】
技术研发人员：贾红丹，顾林，王虎，王裕晓，王震，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：