FPGA内部在线逻辑分析监测电路及方法技术

本发明专利技术提供了一种FPGA内部在线逻辑分析监测电路及方法，所述FPGA内部在线逻辑分析监测电路包括状态机单元、配置单元、电路监控单元和环形存储单元，所述状态机单元通过所述配置单元与所述电路监控单元电连接，所述状态机单元用于解析输入信号并输出解析结果，所述配置单元用于根据所述解析结果对所述电路监控单元中的寄存器进行配置，所述电路监控单元用于根据获取的采样信号与配置后的寄存器输出写控制信息，所述环形存储单元用于根据所述写控制信息存储所述采样信号；所述电路监控单元包括触发比较器和存储控制器，能够存入监测触发前后的采样信号，便于观测信号触发前的状态，对采样信号进行选择性屏蔽，且有效提高了数据传输效率。数据传输效率。数据传输效率。

【技术实现步骤摘要】
FPGA内部在线逻辑分析监测电路及方法


[0001]本专利技术涉及现场可编程门阵列
，尤其涉及一种FPGA内部在线逻辑分析监测电路及方法。

技术介绍

[0002]逻辑分析仪是观察时序信号的设备，它可以监测测试信号在硬件电路工作时的电平变化，并存储在设备内部的存储器中，最后以图形的形式显示出采集的波形数据。测试人员可以通过屏幕直观地观测到测试信号的状态变化，便于快速定位，解决问题。主要应用于与通信协议相关领域，比如汽车电子、数字电路测试、自动化系统等。
[0003]逻辑分析仪设备进行现场可编程门阵列(Field Programmable Gate Arrays，FPGA)调试时，需将被测信号引到输入输出(Input Output，IO)引脚上，再将其与逻辑分析仪连接。但随着设计复杂度的增加，传统逻辑分析仪设备的弊端也逐渐显现出来。因为随着FPGA功能的增加，被测信号的位宽相应增加，可用的IO引脚数目减少，这导致IO引脚数目无法满足被测信号的位宽。这在一定程度上限制了逻辑分析仪设备的使用。目前，FPGA厂商都在各自的电子设计自动化(Electronic Design Automation，EDA)软件中集成了在线逻辑分析仪工具，国内的研究机构也有了各自的电路设计。但是目前的在线逻辑分析仪，需等触发信号满足触发条件后，RAM才开始存入采样信号，导致RAM中没有存入触发前的数据，测试人员无法观测信号触发前的状态。
[0004]因此，有必要提供一种新型的FPGA内部在线逻辑分析监测电路及方法以解决现有技术中存在的上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种FPGA内部在线逻辑分析监测电路及方法，能够存储监测触发前后的采样信号，便于观测信号触发前的状态。
[0006]为实现上述目的，本专利技术的所述一种FPGA内部在线逻辑分析监测电路，包括状态机单元、配置单元、电路监控单元和环形存储单元，所述状态机单元通过所述配置单元与所述电路监控单元电连接，所述电路监控单元的输出端与所述环形存储单元电连接，所述状态机单元用于解析输入信号并输出解析结果，所述配置单元用于根据所述解析结果对所述电路监控单元中的寄存器进行配置，所述电路监控单元用于根据获取的采样信号与配置后的寄存器输出写控制信息，所述环形存储单元与所述电路监控单元电连接，用于根据所述写控制信息存储所述采样信号；
[0007]其中，所述电路监控单元包括触发比较器和存储控制器，所述触发比较器内置控制寄存器，所述配置单元与所述触发器单元电连接，以对所述控制寄存器进行配置，所述触发比较器将所述采样信号与所述控制寄存器进行比较以输出触发状态信息，所述存储控制器根据所述触发状态信息输出所述写控制信息并生成状态寄存器。
[0008]本专利技术所述的FPGA内部子线逻辑分析电路的有益效果在于：通过状态机单元将输
入信号解析并生成解析结果，并通过配置单元根据解析结果对电路监控单元中的控制寄存器进行配置，以便于电路监控单元通过触发比较器将采样信号和控制寄存器进行比较并输出触发状态，所述存储控制器根据触发状态输出写控制信息并生成状态寄存器，而环形存储单元根据输出的写控制信息对采样信号进行存储，由于环形存储单元采用环形存储结构对采样信号进行存储，能够不断循环存入触发前后采样信号，便于观察待测电路触发前的状态，而且便于通过状态寄存器对环形存储单元存储的采样信号进行定位。
[0009]可选的，所述控制寄存器包括一组触发控制位和至少一组触发信号组，所述触发信号组包括触发屏蔽位、触发比较位和触发条件位，所述触发屏蔽位的位宽和所述触发比较位的位宽相同。其有益效果在于：通过设置与触发比较位相同位宽的触发屏蔽位，便于对采样信号中的一些比特位进行选择性屏蔽。
[0010]可选的，所述触发比较位的位宽为参数化设置的动态位宽。其有益效果在于：采用参数化设置的动态位宽能够有效提高传输过程中的传输效率，而且相对于固定位宽，采用动态位宽的方式显著提高了触发信号组的数量和位宽上限。
[0011]可选的，所述状态寄存器包括地址指示位、溢出指示位和停止指示位。
[0012]可选的，还包括扩展功能单元，所述扩展功能单元与所述配置单元电连接以实现功能扩展。其有益效果在于：便于通过扩展功能单元对FPGA内部在线逻辑分析监测电路进行拓展。
[0013]可选的，所述配置单元包括握手同步电路和移位寄存器电路，所述移位寄存器电路分别与所述状态机单元和所述握手同步电路电连接，用于根据所述解析结果对所述控制寄存器进行移位配置，或者移位输出所述状态寄存器；
[0014]所述握手同步电路分别与所述触发比较器、所述存储控制器和所述移位寄存器电路电连接，所述握手同步电路用于对所述控制寄存器和所述状态寄存器进行时钟域同步。
[0015]本专利技术还提供了一种FPGA内部在线逻辑分析监测方法，所述监测方法包括如下步骤：
[0016]提供上述的FPGA内部在线逻辑分析监测电路；
[0017]输入开关控制指令，通过状态机单元对所述开关控制指令进行解析以打开控制寄存器的配置开关；
[0018]输入配置信息，通过所述状态机单元对所述配置信息进行解析生成配置解析结果，根据所述配置解析结果对所述控制寄存器进行配置；
[0019]通过所述配置单元将所述控制寄存器的时钟域同步至电路监测单元的时钟域；
[0020]获取待测电路的采样信号，根据所述采样信号与所述控制寄存器进行比较以获取环形存储单元的运行状态，根据所述环形存储单元的运行状态将所述采样信号存入所述环形存储单元。
[0021]本专利技术所述的FPGA内部在线逻辑分析监测方法的有益效果在于：采用上述的FPGA内部在线逻辑分析监测电路对待测电路的采样信号进行分析测试，根据采样信号与控制寄存器进行比较以获取环形存储单元的运行状态，以便于根据环形存储单元的运行状态将采样信号对应存入到环形存储单元之中，从而完成对采样信号的监控和存储，便于对采样信号触发前后的状态进行存储和记录，而且通过触发屏蔽位能够对采样信号中的一些比特位进行选择性屏蔽，而且采用参数化设置动态位宽的触发比较位能够有效提高传输过程中的
传输效率。
[0022]可选的，所述根据所述采样信号与所述控制寄存器进行比较以获取环形存储单元的运行状态，包括：
[0023]获取所述环形存储单元中当前待存入采样信号的存入数量；
[0024]在确定所述存入数量大于所述控制寄存器的触发位置位后，通过所述触发比较器将所述采样信号分别与所述控制寄存器进行触发条件的比较，并输出触发状态；
[0025]在根据所述触发状态确定采样信号满足所述触发条件位之后，所述存储控制器根据所述触发状态输出写控制信息；
[0026]在确定所述写控制信息为写停止信息后，获取所述环形存储单元的写操作状态。
[0027]可选的，所述根据所述采样信号与所述控制寄存器进行比较以获取环形存储单元的运行状态，包括：
[0028]获本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA内部在线逻辑分析监测电路，其特征在于，包括状态机单元、配置单元、电路监控单元和环形存储单元，所述状态机单元通过所述配置单元与所述电路监控单元电连接，所述电路监控单元的输出端与所述环形存储单元电连接，所述状态机单元用于解析输入信号并输出解析结果，所述配置单元用于根据所述解析结果对所述电路监控单元中的寄存器进行配置，所述电路监控单元用于根据获取的采样信号与配置后的寄存器输出写控制信息，所述环形存储单元与所述电路监控单元电连接，用于根据所述写控制信息存储所述采样信号；其中，所述电路监控单元包括触发比较器和存储控制器，所述触发比较器内置控制寄存器，所述配置单元与所述触发器单元电连接，以对所述控制寄存器进行配置，所述触发比较器将所述采样信号与所述控制寄存器进行比较以输出触发状态信息，所述存储控制器根据所述触发状态信息输出所述写控制信息并生成状态寄存器。2.根据权利要求1所述的FPGA内部在线逻辑分析监测电路，其特征在于，所述控制寄存器包括一组触发控制位和至少一组触发信号组，所述触发信号组包括触发屏蔽位、触发比较位和触发条件位，所述触发屏蔽位的位宽和所述触发比较位的位宽相同。3.根据权利要求2所述的FPGA内部在线逻辑分析监测电路，其特征在于，所述触发比较位的位宽为参数化设置的动态位宽。4.根据权利要求1所述的FPGA内部在线逻辑分析监测电路，其特征在于，所述状态寄存器包括地址指示位、溢出指示位和停止指示位。5.根据权利要求1所述的FPGA内部在线逻辑分析监测电路，其特征在于，还包括扩展功能单元，所述扩展功能单元与所述配置单元电连接以实现功能扩展。6.根据权利要求1至5任一项所述的FPGA内部在线逻辑分析监测电路，其特征在于，所述配置单元包括握手同步电路和移位寄存器电路，所述移位寄存器电路分别与所述状态机单元和所述握手同步电路电连接，用于根据所述解析结果对所述控制寄存器进行移位配置，或者移位输出所述状态寄存器；所述握手同步电路分别与所述触发比较器、所述存储控制器和所述移位寄存器电路电连接，所述握手同步电路用于对所述控制寄存器和所述状态寄存器进行时钟域同步。7.一种FPGA内部在线逻辑分析监测方法，其特征在于，所述监测方法包括如下步骤：提供权利要求1至6任一项所述的FPGA内部在线逻辑分析监测电路；输入开关控制指令，通过状态机单元对所述开关控制指令进行解析以打开控制寄存器的配置开关；输入配置信息，通过所述状态机单元对所述配置信息进行解析生成配置解析结果，...

【专利技术属性】
技术研发人员：刘越洋，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：