槽线-共平面波导转换制造技术

一种电路结构（１６０），包括： 一基片； 安装在基片上的槽线（１７０），具有第一平面槽线导体（１７２）和第二平面槽线导体（１８４）； 具有第一，第二和第三波导信号导体（１７２ａ，１８４，１７２）的共平面波导（１７６），其中第二和第三波导导体（１８４，１７２）与第一波导导体（１７２ａ）间隔开并位于其相对侧；在第一波导导体（１７２ａ）和第三波导导体（１８４）之间的空间形成了具有第一槽宽的第一槽（１８０ａ）；第一槽线导体（１７２）与第一和第三波导导体（１７２ａ，１７２）相连；在第一槽线导体（１７２ａ）中的放大的第一开口（１８０ｃ）与第一槽（１８０ａ）连接，并被放置在第一槽线导体（１７２ａ）与第一和第三波导导体（１７２ａ，１７２）的连接处； 具有带控制端（Ｇ）和两个载流端（Ｄ，Ｓ）的晶体管（１６６）的芯片（１６４），其中流过载流端（Ｄ，Ｓ）的电流取决于加在控制端（Ｇ）的信号，芯片（６４）以控制端（Ｇ）倒装到第一波导导体（１７２ａ）上且一个载流端（Ｓ）倒装到第二波导导体（１８４）上的方式安装到基片上；输出导体装置安装到基片上，并且与另一个载流端（Ｄ）相连，以便导通电流流过晶体管（１６６）。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电路结构，该电路具有倒装在基板上的集成电路，基板上有金属导体与集成电路相连。特别涉及具有多个器件，并且基板上的金属导体提供器件间互连的那种集成电路。由于GaAs集成电路相对较昂贵，因此通常将微波和毫米(mm)波电路制作成混合电路。要求使用GaAs的有源器件制造在GaAs芯片上，然后该GaAs芯片安装在具有如硅、Al2O3、BeO和AlN等的不太昂贵的基片的母板上。通过对应每个有源器件制造单独的集成电路或芯片制成具有多个有源器件的常规电路。电路金属化和无源器件印刷在母板上，然后每个芯片安装在母板上的指定地点。芯片上的集成电路可以很简单，例如仅一个FET。也可以很复杂，引入多种器件可提供所有的功能，例如放大器的功能。复杂的电路需要制备和安装大量的这种芯片。单独处理小芯片的综合要求也趋于使制造工艺一定程度上成本增加。此外，当芯片具有复杂的电路时，它的制造更昂贵，是由于与具有更简单的等同芯片相比，它需要更大的GaAs基片，混合电路结构的益处也不能全部实现。因此需要一种构造混合电路的方法，当应用于微波和毫米波电路时，混合电路结构可使GaAs基片的尺寸最小化，并且易于制造，从而可以降低成本有效地制造。本专利技术提供了一种发送电磁信号的电路结构。特别提供了一种包括基片，安装在基片上的槽线以及共平面波导的电路结构，其中槽线具有第一和第二平面槽线导体，共平面波导具有第一，第二和第三波导信号导体，同时第二和第三波导导体与第一波导导体间隔开并放置在其两侧。第一波导导体与第三波导导体之间的间隔形成了具有第一槽宽度的第一槽。第一槽线导体与第一和第三波导导体相连。在第一槽线导体中的放大的开口与第一槽联接在一起，并被放置在第一槽线导体与第一和第三波导导体的联接处。在本专利技术的一个方面，电路结构还包括一芯片，该芯片具有一个带一个控制端和两个载流端的晶体管。该芯片以控制端倒装到第一波导导体上，一个载流端倒装到第二波导导体上的方式安装到基片上。输出导体安装到基片上，并且与另一个载流端相连，以使导通电流流过晶体管。该电路结构为从槽线变换来的信号提供有源增益，而不象用无源变换那样仅有损耗。在本专利技术的另一个方面，平行与第一平面波导的第二平面波导具有第四波导导体和第五波导导体，其中第四波导导体与第二波导导体相邻，第五波导导体与第四波导导体间隔开并与第二波导导体相对。第四波导导体和第五波导导体之间的空间形成了第二槽，并且第二槽线导体连接第四波导导体和第五波导导体。在第二槽线导体中的第二放大开口与第二槽联接在一起，第二槽位于第二槽线导体与第四和第五波导导体的联接处。由此，在第一和第二槽线上传输的信号都由双槽线传输变换为共平面波导传输。因此显然本专利技术提供一种可简单和经济地构成的电路。通过下面对优选实施例的详细介绍和附图的图示，本专利技术的这些和其它特征和优点将很显然。附图说明图1为制造本专利技术的电路使用的具有FET阵列的局部晶片简化平面图。图2为根据本专利技术使用图1的阵列中的一组FET制成的推挽放大器电路的示意图。图3为使用具有FET扩展阵列的芯片的图2的多级串联连接电路的示意图。图4为可在图3的电路中使用的芯片的简化平面图。图5为使用微带线导体的图3的电路的第一实施例的平面图。图6为可在本专利技术的第二实施例中使用的推挽放大器电路的示意图。图7为使用槽线的图3的第二实施例的平面图。图8为用于图7的实施例的芯片阵列中FET的布局平面图。图9为使用共平面波导的图3的电路的第三实施例的平面图。图10为图9的电路的芯片FET布局放大平面图。图11为能进行槽线到双共平面波导转换的图3电路的第四实施例的平面图。本专利技术的一个方面涉及使用具有多个分别连接到形成在母板上的支路的有源器件的单个芯片。首先参考图1，显示为FET12的有源器件阵列10使用常规的技术形成在晶片14上。术语有源器件是指分立元件，例如晶体管，或任何相关的集成电路，例如放大器。如线16和18等垂直和水平虚线图示出将一组或多组FET与相邻的FET划分开的潜在的锯或划线道。每个FET包括栅或控制端20，源22和漏24。源和漏也称做载流端。每个栅、源和漏连接到至少一个连接端，例如每个引出端26、28和30。可以大量制备晶片14，由此可以使每个有源器件相对廉价。然后使用选择的切割图形将选择的晶片分为有源器件的阵列，以使所得的芯片具有连接端对应于母板上的连接端位置的有源器件。通过改变晶片的切割图形，有源器件的不同阵列可以形成不同的电路。在该方案的一个应用中，芯片上的有源器件不互连。然而在其它应用中，存在一些互连，同时每个有源器件都有分别的连接端。后一特征的例子显示在图9和10中，并在下面进行了介绍，其中相邻的引出端例如源或漏连接在一起。图1示出了本专利技术的一个简单形式，其中晶片上的所有器件都相同。当需要使用不同的器件时，不同的器件组以重复的构形或图形制成晶片。本专利技术在分立的多器件阵列的一个应用是用在高导通电流或高功率输出的大晶体管的门阵列的结构中。对于微波和毫米波的应用，通常使用威尔金森组合器或同等物联接FET提供阻抗变换并组合多种引出端联接。使用推挽放大器电路，例如图2中的电路32可以得到类似的结果。使用参考图1已介绍过的有源器件阵列芯片可以构成该电路，相对于常规的多FET的并联功率放大器，该电路具有固有的优点，特别是阻抗变换。电路32包括输入端33、由第一输入耦合元件35形成的输入电磁耦合34和电磁耦合到元件35的第二输入耦合元件36。由虚线表示的芯片38包括第一和第二FET39和40。元件35将输入端耦合到第一FET的栅。元件36将第二FET的栅联接到公共电势，例如地。通过构成部分输出电磁耦合45的第一输出耦合元件44，FET39的漏联接到输出端42。与元件44电磁耦合的第二输出耦合元件46，将FET40的漏联接到地。通过输入和输出上的电磁耦合，信号被两个FET分离用于放大。该结构可用在图3所示的串联/并联推挽构形中用于阻抗变换。该图示出了具有多个串联(推挽)部分例如部分52和54的功率放大器50。每个部分52和54包括与图2的电路32等效的两个电路部分56和58，但这两个电路部分的连接点没有接地，而是连接在一起，如连接点60和62所示。这样导致连接点的虚地。例如使用威尔金森分配器将输入信号分成给每个电路部分的信号并合并输出信号，可以获得实质上的功率组合。信号分离或合并之前或之后分立的FET上可达到阻抗匹配。FET在FET的线性阵列64中排成行，该阵列可以由参考图1介绍的内容制造的单个芯片66形成。芯片66的示例性FET或双极晶体管的实际图形显示在图4中。在该情况中，显示的晶体管为晶体管对Q1、Q2、Q3和Q4等的重复。每个晶体管对对应于图3所示电路部分中的第一和第二FET。如参考图1所介绍的，每个FET，例如FET Q1包括栅68、栅引出端69、源70、源引出端71、漏72和漏引出端73。这些晶体管的结构可能不同，这取决于它们各自的功能。功率放大器50的第一实施例显示为图5中的放大器74。芯片75有八个FET，包括FET 76、77、78和79。放大器74包括相似的串联推挽电路部分80和81。四分之一波长输入微带线导体82和83通过空气桥(air bridge)84连通。与之类似，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：C·A·莫文克，
申请(专利权)人：恩德威夫公司，
类型：发明
国别省市：