3DNAND存储器的形成方法技术

一种3D NAND存储器的形成方法，在沟道通孔中形成存储结构和位于所述存储结构上的多晶硅层，所述多晶硅层的表面低于所述介质层的顶部表面后，在所述多晶硅层表面形成第一金属硅化物层和位于第一金属硅化物层上的通孔接触金属层；将所述牺牲层替换为控制栅结构；在所述介质层中形成暴露出堆叠结构一侧的阱区部分表面的第一通孔以及暴露出相应的台阶结构表面的若干第二通孔；在所述第一通孔底部的阱区表面形成第二金属硅化物层；在所述第一通孔中形成第一接触插塞，在所述第二通孔中形成第二接触插塞。本发明专利技术可以单独调节形成的第一金属硅化物层的厚度，使得形成的第一金属硅化物层的厚度满足性能要求。物层的厚度满足性能要求。物层的厚度满足性能要求。

【技术实现步骤摘要】
3D NAND存储器的形成方法
[0001]本申请是申请日为2020年10月19日、申请号为202011117206.4、专利技术名称为“3D NAND存储器的形成方法”的中国专利申请的分案申请。


[0002]本专利技术涉及半导体制作领域，尤其涉及一种3D NAND存储器及其形成方法。

技术介绍

[0003]NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
[0004]现有3D NAND存储器的一般包括：半导体衬底，所述半导体衬底中具有阱区；所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构的一端具有台阶结构；覆盖所述堆叠结构和所述堆叠结构一侧的半导体衬底的介质层；贯穿所述介质层和堆叠结构的沟道通孔，位于所述沟道通孔中的存储结构，所述存储结构的表面低于所述介质层的表面；位于所述存储结构上剩余的沟道通孔中的多晶硅层和位于多晶硅层表面的第一金属硅化物层，所述第一金属硅化物层的表面与介质层表面齐平；位于所述介质层中暴露出堆叠结构一侧的部分阱区表面的第一通孔以及暴露出相应的台阶结构表面的第二通孔；位于第一通孔底部的阱区表面的第二金属硅化物层；位于第一通孔中与第二金属硅化物层连接的第一接触插塞；位于第二通孔中与台阶结构连接的第二接触插塞；位于堆叠结构上与第一金属硅化物层连接的位线，所述位线的尺寸小于沟道通孔或第一金属硅化物层的尺寸。
[0005]现有工艺形成的第一金属硅化物层的厚度难以满足性能要求。

技术实现思路

[0006]本专利技术所要解决的技术问题是怎样形成厚度满足性能要求的第一金属硅化物层。
[0007]本专利技术提供了一种3D NAND存储器的形成方法，包括：
[0008]提供半导体衬底，所述半导体衬底中具有阱区，所述半导体衬底的阱区上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构的端部具有台阶结构；
[0009]形成覆盖所述半导体衬底和堆叠结构的介质层；
[0010]在所述介质层和堆叠结构中形成若干贯穿堆叠结构厚度的沟道通孔；
[0011]在所述沟道通孔中形成存储结构和位于所述存储结构上的多晶硅层，所述多晶硅层的表面低于所述介质层的顶部表面；
[0012]在所述多晶硅层表面形成第一金属硅化物层和位于第一金属硅化物层上的通孔接触金属层；
[0013]将所述牺牲层替换为控制栅结构；
[0014]在所述介质层中形成暴露出堆叠结构一侧的阱区部分表面的第一通孔以及暴露出相应的台阶结构表面的若干第二通孔；
[0015]在所述第一通孔底部的阱区表面形成第二金属硅化物层；
[0016]在所述第一通孔中形成与第二金属硅化物层连接的第一接触插塞，在所述第二通孔中形成与相应的台阶结构表面连接的第二接触插塞。
[0017]可选的，所述第一金属硅化物层和通孔接触金属层的形成过程为：在所述介质层表面和多晶硅层上的沟道通孔中形成第一金属层；对第一金属层进行退火，使所述第一金属层与所述存储结构上的部分多晶硅层反应，在所述多晶硅层的表面形成第一金属硅化物层，所述第一金属硅化物层的表面低于所述介质层的顶部表面；去除未反应的第一金属层，在所述第一金属硅化物层表面形成通孔接触金属层，所述通孔接触金属层的表面与所述介质层的顶部表面齐平。
[0018]可选的，所述第一金属硅化物层的材料为硅化镍、硅化钴、硅化钽、硅化钛的一种或它们的组合。
[0019]可选的，所述控制栅结构的形成过程为：在所述堆叠结构上形成硬掩膜层；在所述硬掩膜层和堆叠结构中形成栅极隔槽；沿所述栅极隔槽去除所述牺牲层；在所述去除牺牲层的位置形成控制栅结构；在所述栅极隔槽中形成阵列共源极。
[0020]可选的，还包括：在所述硬掩膜层中形成与所述通孔接触金属层连接的位线，所述位线的尺寸小于通孔接触金属层的尺寸。
[0021]可选的，所述第二金属硅化物层、第一接触插塞、第二接触插塞和位线的形成过程包括：刻蚀所述硬掩膜层和介质层，在所述硬掩膜层和介质层中形成暴露出堆叠结构一侧的阱区部分表面的第一通孔以及暴露出相应的台阶结构表面的若干第二通孔，以及在所述硬掩膜层中形成暴露出通孔接触金属层部分表面的第三通孔，所述第三通孔的尺寸小于所述通孔接触金属层的尺寸；在所述第一通孔中以及硬掩膜层的表面形成第二金属层；进行退火，使所述第二金属层与所述阱区中的硅反应，在阱区表面形成第二金属硅化物层；去除未反应的第二金属层；在所述第一通孔、第二通孔和第三通孔中填充金属层，在所述第一通孔中形成与第二金属硅化物层连接的第一接触插塞，在所述第二通孔中形成与相应的台阶结构表面连接的第二接触插塞，在所述第三通孔中形成与所述通孔接触金属层连接的位线。
[0022]可选的，所述第二金属硅化物层材料为硅化镍、硅化钴、硅化钽、硅化钛的一种或它们的组合
[0023]可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。
[0024]可选的，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
[0025]可选的，所述控制栅结构包括栅介质层和位于栅介质层上的栅电极。
[0026]与现有技术相比，本专利技术技术方案具有以下优点：
[0027]本专利技术的3D NAND存储器的形成方法，在沟道通孔中形成存储结构和位于所述存储结构上的多晶硅层，所述多晶硅层的表面低于所述介质层的顶部表面后，在所述多晶硅层表面形成第一金属硅化物层和位于第一金属硅化物层上的通孔接触金属层；将所述牺牲
层替换为控制栅结构；在所述介质层中形成暴露出堆叠结构一侧的阱区部分表面的第一通孔以及暴露出相应的台阶结构表面的若干第二通孔；在所述第一通孔底部的阱区表面形成第二金属硅化物层；在所述第一通孔中形成与第二金属硅化物层连接的第一接触插塞，在所述第二通孔中形成与相应的台阶结构表面连接的第二接触插塞。形成第一金属硅化物层的步骤与后续形成第二金属硅化物的步骤不在同一步骤进行，因而在形成第一金属硅化物时，可以单独调节形成的第一金属硅化物层的厚度，使得第一金属硅化物层的厚度不会受到形成第二金属硅化物层工艺的限制，使得形成的第一金属硅化物层的厚度满足性能要求。
[0028]进一步，所述第二金属硅化物层、第一接触插塞、第二接触插塞和位线的形成过程包括：刻蚀所述硬掩膜层和介质层，在所述硬掩膜层和介质层中形成暴露出堆叠结构一侧的阱区部分表面的第一通孔以及暴露出相应的台阶结构表面的若干第二通孔，以及在所述硬掩膜层中形成暴露出通孔接触金属层部分表面的第三通孔，所述第三通孔的尺寸小于所述通孔接触金属层的尺寸；在所述第一通孔中以及硬掩膜层的表面形成第二金属层；进行退火，使所述第二金属层与所述阱区中的硅反应，在阱区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体结构，所述半导体结构包括半导体衬底、位于所述半导体衬底上的堆叠结构和覆盖所述半导体衬底和所述堆叠结构的介质层；在所述介质层和所述堆叠结构中形成若干贯穿所述堆叠结构的沟道通孔；在所述沟道通孔内形成沟道结构；在所述沟道结构上形成多晶硅层和第一金属硅化物层；在所述介质层中形成暴露出所述半导体衬底的第一通孔；在所述第一通孔底部形成第二金属硅化物层，形成所述第一金属硅化物层的步骤和形成所述第二金属硅化物层的步骤为不同的步骤。2.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，形成所述第一金属硅化物层的步骤在形成所述第二金属硅化物层的步骤之前执行。3.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述第一金属硅化物层的形成过程为：在所述多晶硅层上的沟道通孔中形成第一金属层；对所述第一金属层进行退火，使所述第一金属层与所述沟道结构上的部分多晶硅层反应，在所述多晶硅层的表面形成第一金属硅化物层。4.如权利要求3所述的3D NAND存储器的形成方法，其特征在于，还包括：去除所述第一金属层的未反应的部分，以暴露所述第一金属硅化物层；在所述第一金属硅化物层表面形成通孔接触金属层；所述第一金属硅化物层的表面低于所述介质层的顶部表面；所述通孔接触金属层的表面与所述介质层的顶部表面齐平。5.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述第一金属硅化物层的材料为硅化镍、硅化钴、硅化钽、硅化钛的一种或它们的组合；所述第二金属硅化物层材料为硅化镍、硅化钴、硅化钽、硅化钛的一种或它们的组合。6.如权利要求1或2所述的3D NAND存储器的形成方法，其特征在于，所述堆叠结构包括交替层叠的牺牲层和隔离层；还包括：形成栅极隔槽；沿所述栅极隔槽去除所述牺牲层；在所述去除牺牲层的位置形成控制栅结构。7.如权利要求6所述的3D NAND存储器的形成方法，其特征在于，还包括；形成所述控制栅结构之后，在所述栅极隔槽中形成阵列共源极。8.如权利要求4所述的3D NAND存储器的形成方法，其特征在于，还包括：形成与所述通孔接触金属层连接的位线，所述位线的尺寸小于通孔接触金属层的尺寸。9.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述堆叠结构的端部具有台阶结构；在所述介质层中形成所述第一通孔的同时，还包括：在所述介质层中形成暴露出相应的台阶结构表面的若干第二通孔。10.如权利要求9所述的3D NAND存储器的形成方法，其特征在于，还包括：在所述第一通孔中形成与第二金属硅化物层连接的第一接触插塞，在所述第二通孔中形成与相应的台阶结构表面连接的第二接触插塞。11.如权利要求10所述的3D NAND存储器的形成方法，其特征在于，还包括：在所述堆叠结构上形成氧化硅层；
所述第二金属硅化物层、第一接触插塞、第二接触插塞和位线的形成过程包括：刻蚀所述氧化硅层和介质层，在所述氧化硅层和介质层中形成暴露出堆叠结构一侧的所述半导体衬底的第一通孔以及暴露出相应的台阶结构表面的若干第...

【专利技术属性】
技术研发人员：宋豪杰，高倩，鲍琨，何欢，黄亚俊，马艳三，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：