设计的时钟域转换方法、验证系统及存储介质技术方案

本公开实施例提供一种设计的时钟域转换方法、验证系统及存储介质，其中，所述方法用于将设计从第一时钟域转换到第二时钟域，所述第一时钟域与第一时钟信号关联，所述第二时钟域与第二时钟信号关联，所述第二时钟信号的频率高于所述第一时钟信号的频率，所述方法包括：获取所述设计的寄存器的描述；基于所述第一时钟信号生成使能信号，所述使能信号用于使能所述设计的寄存器；以及更新所述设计以施加所述使能信号到所述寄存器的使能端。本公开实施例能够保证设计在从第一时钟域转换到第二时钟域时的行为一致性。域时的行为一致性。域时的行为一致性。

【技术实现步骤摘要】
设计的时钟域转换方法、验证系统及存储介质


[0001]本公开实施例涉及逻辑系统设计
，尤其涉及一种设计的时钟域转换方法、验证系统及存储介质。

技术介绍

[0002]逻辑系统设计（简称设计）是指用于ASIC（Application Specific Integrated Circuit，专用集成电路）、SOC（System
‑
On
‑
Chip，片上系统芯片）等电路的设计。设计一般通过专门的HDL（Hardware Description Language，硬件描述语言）来完成。利用HDL可逐层具体化描述设计，使得设计复杂的电路结构可使用一系列的模块来表示。
[0003]随着设计的功能越来越强大，设计往往具有多个时钟域，以满足设计中模块的工作需求，这就涉及到设计的时钟域变换。因此在对设计进行验证时，需要保障设计在不同时钟域下的行为一致性。

技术实现思路

[0004]本公开实施例提出一种设计的时钟域转换方法、验证系统及存储介质。
[0005]第一方面，本公开实施例提供一种设计的时钟域转换方法，该方法用于将设计从第一时钟域转换到第二时钟域，第一时钟域与第一时钟信号关联，第二时钟域与第二时钟信号关联，第二时钟信号的频率高于第一时钟信号的频率，该方法包括：获取设计的寄存器的描述；基于第一时钟信号生成使能信号，该使能信号用于使能设计的寄存器；以及更新设计以施加使能信号到寄存器的使能端。
[0006]第二方面，本公开实施例提供一种验证系统，该验证系统被配置为执行如上述第一方面所述的设计的时钟域转换方法。
[0007]第三方面，本公开实施例提供一种存储介质，该存储介质存储至少一组指令，该至少一组指令被执行时使得验证系统执行如上述第一方面所述的设计的时钟域转换方法。
[0008]本公开实施例提供的设计的时钟域转换方法可用于将设计从第一时钟域转换到第二时钟域，其中，第一时钟域与第一时钟信号关联，第二时钟域与第二时钟信号关联。由于第二时钟信号的频率高于第一时钟信号的频率，因此设计在从第一时钟域转换到第二时钟域时，设计的寄存器行为将被提前（即，寄存器在第一时钟域的行为相比于在第二时钟域存在延迟），使得设计在第二时钟域的行为与第一时钟域的行为出现不一致。基于此，本公开实施例在将设计从第一时钟域转换到第二时钟域时，可获取设计的寄存器的描述；基于第一时钟域下的第一时钟信号生成用于使能寄存器的使能信号，以使得寄存器读取数据和存储处理的数据。进而，在寄存器存储处理的数据之后，基于第二时钟域下的第二时钟信号，使能寄存器输出处理的数据。也就是说，基于第一时钟信号使能设计的寄存器读取数据、存储处理的数据，基于第二时钟信号使能寄存器输出处理的数据，从而平衡寄存器在第一时钟域与第二时钟域的行为延迟时间，保证设计在从第一时钟域转换到第二时钟域时的
行为一致性。
附图说明
[0009]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0010]图1为本公开实施例提供的主机的结构示意图。
[0011]图2为本公开实施例提供的验证系统的示意图。
[0012]图3A为验证系统基于用户时钟信号使能寄存器的示意图。
[0013]图3B为验证系统基于用户时钟信号使能寄存器的波形图。
[0014]图4A为验证系统基于系统时钟信号使能寄存器的一示意图。
[0015]图4B示出了本公开实施例提供的验证系统基于使能信号对设计进行验证的波形图。
[0016]图5示出了根据本公开实施例的一种设计的时钟域转换的示例性方法的流程图。
具体实施方式
[0017]为使本公开实施例的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开实施例进一步详细说明。
[0018]需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开实施例所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
[0019]验证设计本质上是在运行验证系统的主机上对设计进行模拟。
[0020]图1示出了根据本公开实施例的主机100的示意图。主机100可以是运行验证系统的电子设备。如图1所示，主机100可以包括：处理器102、存储器104、网络接口106、外围接口108和总线110。其中，处理器102、存储器104、网络接口106和外围接口108通过总线110实现彼此之间在主机内部的通信连接。
[0021]处理器102可以是中央处理器（Central Processing Unit，CPU）、图像处理器、神经网络处理器（NPU）、微控制器（MCU）、可编程逻辑器件、数字信号处理器（DSP）、应用专用集成电路（Application Specific Integrated Circuit，ASIC）、或者一个或多个集成电路。处理器102可以用于执行与本公开实施例描述的技术相关的功能。在一些实施例中，处理器102还可以包括集成为单一逻辑组件的多个处理器。如图1所示，处理器102可以包括多个处理器102a、102b和102c。
[0022]存储器104可以配置为存储数据（例如，指令集、计算机代码、中间数据等）。在设计领域，用于仿真验证的验证系统可以是存储器104中存储的计算机程序。如图1所示，存储器
存储的数据可以包括程序指令（例如，用于实现本公开实施例的技术方案的程序指令）以及要处理的数据（例如，存储器可以存储在编译过程产生的临时代码）。处理器102也可以访问存储器存储的程序指令和数据，并且执行程序指令以对要处理的数据进行操作。存储器104可以包括易失性存储装置或非易失性存储装置。在一些实施例中，存储器104可以包括随机访问存储器（RAM）、只读存储器（ROM）、光盘、磁盘、硬盘、固态硬盘（SSD）、闪存、存储棒等。
[0023]网络接口106可以配置为经由网络向主机100提供与其他外部设备的通信。该网络可以是能够传输和接收数据的任何有线或无线的网络。例如，该网络可以是有线网络、本地无线网络（例如，蓝牙、WiFi、近场通信（NFC）等）、蜂窝网络、因特网、或上述的组合。可以理解的是，网络的类型不限于上述具体示例。在一些实施例中，网络接口106可以包括任意数量的网络接口控制器（NIC）、射频模块、接收发器、调制解调器、路由器、网关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设计的时钟域转换方法，其中，所述方法用于将设计从第一时钟域转换到第二时钟域，所述第一时钟域与第一时钟信号关联，所述第二时钟域与第二时钟信号关联，所述第二时钟信号的频率高于所述第一时钟信号的频率，所述方法包括：获取所述设计的寄存器的描述；基于所述第一时钟信号生成使能信号，所述使能信号用于使能所述设计的寄存器；以及更新所述设计以施加所述使能信号到所述寄存器的使能端。2.如权利要求1所述的方法，其中，所述使能信号包括第一状态和第二状态，所述第一时钟信号包括第一跳变沿和与所述第一跳变沿相反的第二跳变沿，其中，所述第一状态使得所述寄存器导通，所述第二状态使得所述寄存器截止，并且基于所述第一时钟信号生成使能信号进一步包括：响应于所述第一时钟信号的第一跳变沿到来，将所述使能信号置于所述第一状态；以及响应于所述第一状态持续给定时间周期，将所述使能信号置于所述第二状态。3.如权利要求2所述的方法，其中，所述给定时间周期为所述第二时钟信号的一个时钟周期。4.如权利要求2所述的方法，其中，所述第一跳变...

【专利技术属性】
技术研发人员：邓军，
申请(专利权)人：芯华章科技股份有限公司，
类型：发明
国别省市：