半导体结构及半导体结构的制作方法技术

本发明专利技术涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括半导体基体、位线以及字线，半导体基体内设置有多个有源区；位线位于半导体基体内，且沿第一方向延伸，位线与有源区相连接；字线位于半导体基体上，且沿第二方向延伸，字线位于位线的上方，且与有源区相交。半导体基体上的单元配置尺寸较小，即半导体结构的尺寸可进一步减小，且埋入式位线的控制能力更强，以此改善半导体结构的性能。善半导体结构的性能。善半导体结构的性能。

【技术实现步骤摘要】
半导体结构及半导体结构的制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

[0002]随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。
[0003]动态随机存取存储器(dynamic random access memory，DRAM)是一种半导体存储器，其包含由复数个存储单元构成的阵列区以及由控制电路构成的周边区。各存储单元包含一晶体管电连接至一电容器，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字线(word line,WL)与位线(bit line,BL)，可定位至每一存储单元以控制其数据的存取。
[0004]现有DRAM的技术中，主要以埋入式字线结构为主，其单元配置尺寸较大，控制能力有限。

技术实现思路

[0005]本专利技术提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
[0006]根据本专利技术的第一个方面，提供了一种半导体结构，包括：半导体基体，半导体基体内设置有多个有源区；位线，位线位于半导体基体内，且沿第一方向延伸，位线与有源区相连接；字线，字线位于半导体基体上，且沿第二方向延伸，字线位于位线的上方，且与有源区相交。
[0007]在本专利技术的一个实施例中，字线为多个，有源区包括：支撑段，支撑段的下表面与位线相连接，支撑段沿第三方向延伸；柱塞段，柱塞段成对设置，成对的两个柱塞段位于支撑段的上表面，且分别与相邻的两个字线相交。
[0008]在本专利技术的一个实施例中，半导体结构还包括：位线接触柱塞，位线接触柱塞的两端分别连接支撑段和位线；其中，位线接触柱塞连接于支撑段的中部，柱塞段位于支撑段的端部。
[0009]在本专利技术的一个实施例中，半导体基体包括：衬底；隔离结构，隔离结构位于衬底的上方，有源区、位线以及字线均位于隔离结构内。
[0010]在本专利技术的一个实施例中，隔离结构包括：第一绝缘介质层，第一绝缘介质层位于衬底上；隔离层，隔离层位于第一绝缘介质层上；第二绝缘介质层，第二绝缘介质层位于隔离层上；其中，有源区、位线以及字线均位于第二绝缘介质层上。
[0011]在本专利技术的一个实施例中，字线为多个，隔离结构还包括：位线隔离层，位线隔离层位于第二绝缘介质层与位线之间；字线隔离层，字线隔离层位于相邻两个字线之间。
[0012]在本专利技术的一个实施例中，位线为多个，字线为多个；其中，相邻两个位线的同一
侧之间的距离为a，相邻两个字线的同一侧之间的距离为b，
[0013]在本专利技术的一个实施例中，在位线和字线空间相交的交叠区域形成立式存储晶体管，立式存储晶体管位于位线上，且与位线连接，一个交叠区域对应一个立式存储晶体管，立式存储晶体管在半导体基体上的单元配置尺寸大于或等于最小特征尺寸的平方的4倍。
[0014]根据本专利技术的第二个方面，提供了一种半导体结构的制作方法，包括：提供衬底；在衬底上形成埋入式位线，位线沿第一方向延伸；在位线上形成多个有源区，位线与有源区相连接；在位线的上方形成字线，字线沿第二方向延伸，且与有源区相交。
[0015]在本专利技术的一个实施例中，形成位线，包括：在衬底上形成第一绝缘介质层；在第一绝缘介质层上形成隔离层；在隔离层上形成位线层；在位线层上开设第一开口，第一开口暴露隔离层，剩余的位线层作为位线。
[0016]在本专利技术的一个实施例中，还包括：形成多个有源区之前，在隔离层上形成位线隔离层，位线隔离层覆盖位线的侧壁和顶端；在位线隔离层上形成第二绝缘介质层，第二绝缘介质层填充第一开口，且覆盖位线隔离层的顶端；在第二绝缘介质层上开设开孔，并暴露位线。
[0017]在本专利技术的一个实施例中，形成有源区，包括：在第二绝缘介质层上覆盖有源材料层，有源材料层填充开孔；在有源材料层上开设第二开口，并暴露第二绝缘介质层；在有源材料层上开设第三开口，剩余的有源材料层作为有源区。
[0018]在本专利技术的一个实施例中，还包括：形成字线之前，在第三开口的侧壁上形成第四绝缘介质层。
[0019]在本专利技术的一个实施例中，形成字线，包括：在第四绝缘介质层上形成功函数层；在功函数层内填充导电材料层；在导电材料层上形成第四开口，剩余的功函数层和导电材料层作为字线。
[0020]本专利技术的半导体结构的位线位于半导体基体内，且与有源区相连接，而字线位于半导体基体上，且与有源区相交，由此可以使得半导体基体上的单元配置尺寸较小，即半导体结构的尺寸可以进一步减小，且埋入式位线的控制能力更强，以此改善半导体结构的性能。
附图说明
[0021]通过结合附图考虑以下对本专利技术的优选实施方式的详细说明，本专利技术的各种目标，特征和优点将变得更加显而易见。附图仅为本专利技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0022]图1是根据一示例性实施方式示出的一种半导体结构的制作方法的流程示意图；
[0023]图2是根据一示例性实施方式示出的一种半导体结构的制作方法的形成位线层的结构示意图；
[0024]图3是根据一示例性实施方式示出的一种半导体结构的制作方法的形成位线的结构示意图；
[0025]图4是图3中A-A处的剖面结构示意图；
[0026]图5是根据一示例性实施方式示出的一种半导体结构的制作方法的形成位线隔离
层的结构示意图；
[0027]图6是根据一示例性实施方式示出的一种半导体结构的制作方法的形成第二绝缘介质层的结构示意图；
[0028]图7是根据另一示例性实施方式示出的一种半导体结构的制作方法的形成第二绝缘介质层的结构示意图；
[0029]图8是根据一示例性实施方式示出的一种半导体结构的制作方法的形成开孔的结构示意图；
[0030]图9是图8中B-B处的剖面结构示意图；
[0031]图10是根据一示例性实施方式示出的一种半导体结构的制作方法的形成有源材料层的结构示意图；
[0032]图11是根据一示例性实施方式示出的一种半导体结构的制作方法的形成第二掩膜层和第三掩膜层的结构示意图；
[0033]图12是根据一示例性实施方式示出的一种半导体结构的制作方法的去除部分有源材料层后的结构示意图；
[0034]图13是图12中C-C处的剖面结构示意图；
[0035]图14是图12中D-D处的剖面结构示意图；
[0036]图15是根据一示例性实施方式示出的一种半导体结构的制作方法的形成第三绝缘介质层的结构示意图；
[0037]图16是图15中E-E处的剖面结构示意图；
[0038]图17是根据一示例性实施方式示出的一种半导体结构的制作方法的形成第四掩膜层的结构示意图；
[0039]图18是图17中F-F处的剖面结构示意图；
[0040]图19是根据一示例性实施方式示出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体基体(10)，所述半导体基体(10)内设置有多个有源区(11)；位线(20)，所述位线(20)位于所述半导体基体(10)内，且沿第一方向延伸，所述位线(20)与所述有源区(11)相连接；字线(30)，所述字线(30)位于所述半导体基体(10)上，且沿第二方向延伸，所述字线(30)位于所述位线(20)的上方，且与所述有源区(11)相交。2.根据权利要求1所述的半导体结构，其特征在于，所述字线(30)为多个，所述有源区(11)包括：支撑段(111)，所述支撑段(111)的下表面与所述位线(20)相连接，所述支撑段(111)沿第三方向延伸；柱塞段(112)，所述柱塞段(112)成对设置，成对的两个所述柱塞段(112)位于所述支撑段(111)的上表面，且分别与相邻的两个所述字线(30)相交。3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：位线接触柱塞(40)，所述位线接触柱塞(40)的两端分别连接所述支撑段(111)和所述位线(20)；其中，所述位线接触柱塞(40)连接于所述支撑段(111)的中部，所述柱塞段(112)位于所述支撑段(111)的端部。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体基体包括：衬底(12)；隔离结构(13)，所述隔离结构(13)位于所述衬底(12)的上方，所述有源区(11)、所述位线(20)以及所述字线(30)均位于所述隔离结构(13)内。5.根据权利要求4所述的半导体结构，其特征在于，所述隔离结构(13)包括：第一绝缘介质层(131)，所述第一绝缘介质层(131)位于所述衬底(12)上；隔离层(132)，所述隔离层(132)位于所述第一绝缘介质层(131)上；第二绝缘介质层(133)，所述第二绝缘介质层(133)位于所述隔离层(132)上；其中，所述有源区(11)、所述位线(20)以及所述字线(30)均位于所述第二绝缘介质层(133)上。6.根据权利要求5所述的半导体结构，其特征在于，所述字线(30)为多个，所述隔离结构(13)还包括：位线隔离层(134)，所述位线隔离层(134)位于所述第二绝缘介质层(133)与所述位线(20)之间；字线隔离层(137)，所述字线隔离层(137)位于相邻两个所述字线(30)之间。7.根据权利要求1所述的半导体结构，其特征在于，所述位线(20)为多个，所述字线(30)为多个；其中，相邻两个所述位线(20)的同一侧之间的距离为a，相邻两个所述字线(30)的同一侧之间的距离为b，8.根据权利要求1所述的半导体结构，其特征在于，在所述位线(20)和所述字线(30)空间相交的交...

【专利技术属性】
技术研发人员：雒曲，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：