半导体结构和半导体结构的制造方法技术

本发明专利技术实施例提供一种半导体结构及半导体结构的制作方法，包括：字线；位于字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，第一位线和第二位线通过晶体管分别与第一存储结构和第二存储结构相连，第一位线的延伸方向与字线的延伸方向垂直。如此，能够在增大存储器的存储容量的同时，减少字线与第一位线的相互干扰，提高存储器的稳定性。提高存储器的稳定性。提高存储器的稳定性。

【技术实现步骤摘要】
半导体结构和半导体结构的制造方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构和半导体结构的制造方法。

技术介绍

[0002]半导体结构中的存储器是用来存储数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。
[0003]然而，随着存储器工艺技术的不断发展，通过缩小存储器的尺寸来增加存储容量变的越来越困难。

技术实现思路

[0004]本专利技术实施例解决的技术问题为提供一种半导体结构和半导体结构的制造方法，解决存储器容量较小的问题。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：字线；位于所述字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，所述第一位线和所述第二位线通过晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向垂直。
[0006]另外，所述晶体管为垂直晶体管，且所述晶体管包括第一晶体管和第二晶体管，所述第一晶体管的两端分别与所述第一位线和所述第一存储结构相连，所述第二晶体管的两端分别与所述第二位线和所述第二存储结构相连。
[0007]另外，所述第一位线和所述第二存储结构位于所述晶体管的一侧，所述第二位线和所述第一存储结构位于所述晶体管的另一侧。
[0008]另外，同一所述字线连接的晶体管与所述第一存储结构或所述第二存储结构中的一者相连接。
[0009]另外，所述第一存储结构对应的所述字线和所述第二存储结构对应的所述字线交替排列。
[0010]另外，所述半导体结构还包括：第一存储节点接触和第二存储节点接触；所述第一存储结构通过所述第一存储节点接触与所述晶体管的所述源极或漏极连接，所述第二存储结构通过所述第二存储节点接触与所述晶体管的所述源极或漏极连接。
[0011]另外，所述第一存储节点接触与所述第二位线在同一层上，所述第二存储节点接触与所述第一位线在同一层上。
[0012]另外，所述半导体结构还包括：第一位线节点接触和第二位线节点接触；所述第一位线通过所述第一位线节点接触与所述晶体管的源极或漏极连接，所述第二位线通过所述
第二位线节点接触与所述晶体管的源极或漏极连接。
[0013]另外，所述字线、所述第一位线、所述第二位线、所述第一存储结构和所述第二存储结构分别位于不同的层中。
[0014]另外，所述第一位线和所述第二位线的延伸方向相同。
[0015]本专利技术实施例还提供一种半导体结构的制造方法，包括：提供基底，在所述基底上形成第一存储结构；在所述第一存储结构上形成第二位线；在所述第二位线上形成晶体管和字线，所述晶体管包括源极、漏极以及沟道区，所述晶体管的所述沟道区与所述字线相连；在所述晶体管和所述字线上形成第一位线；在所述第一位线上形成第二存储结构；其中，所述第一位线和所述第二位线通过所述晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向垂直。
[0016]另外，形成所述第一存储结构后，还形成第一存储节点接触；以及形成所述第二存储结构前，还形成第二存储节点接触。
[0017]另外，形成所述第一位线的步骤包括：在所述晶体管和所述字线上形成第一绝缘层，在所述第一绝缘层上形成第一沟槽，在所述第一沟槽中形成第一位线；形成所述第二位线的步骤包括：在所述第一存储结构上形成第二绝缘层，在所述第二绝缘层上形成第二沟槽，在所述第二沟槽中形成第二位线。
[0018]另外，形成所述栅极和所述字线的步骤包括：在所述晶体管一端的所述源极或所述漏极上形成半导体柱；在所述半导体柱的侧壁上形成栅介质层；在所述栅介质层外围形成所述字线，所述字线暴露所述半导体柱另一端的侧壁和顶部。
[0019]另外，形成所述晶体管另一端的所述源极或所述漏极的步骤包括：填充所述字线以及所述半导体柱间的间隙，形成隔离层，所述隔离层露出所述半导体柱的顶部；在被露出的所述半导体柱的顶部进行离子注入，形成所述晶体管另一端的所述源极或所述漏极。
[0020]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：本专利技术实施例提供的半导体结构具有分别位于晶体管的两侧的第一存储结构和第二存储结构，以及分别位于晶体管的两侧的第一位线和第二位线，相比于单层结构的存储器，本实施例的存储器内部的空间得到了更为充分的利用，进而增大存储容量，提高存储器的性能。另外，字线的延伸方向与第一位线的延伸方向垂直，如此字线与第一位线的干扰最小，存储器的稳定性最好。
[0021]另外，第一存储节点接触与第二位线位于同层，第二存储节点接触与第一位线位于同层，如此能够进一步节省存储器内部的空间，缩小存储器的尺寸。
[0022]另外，第一存储结构对应的字线和第二存储结构对应的字线交替排列，因此，第一存储结构之间以及第二存储结构之间的排列更为紧密，能进一步提高存储容量。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0024]图1为本专利技术第一实施例提供的半导体结构的示意图；
[0025]图2至图28为本专利技术第二实施例提供的半导体结构的制造方法各步骤对应的结构
示意图。
具体实施方式
[0026]本专利技术实施提供一种半导体结构及半导体结构的制造方法。该半导体结构具有位于字线两侧的第一存储结构和第二存储结构，以及位于字线两侧的第一位线和第二位线，且第一位线与第二位线的延伸方向相同，第一位线的延伸方向与字线的延伸方向垂直。因此，能够在提高存储容量的同时，降低字线与第一位线、第二位线之间的相互干扰，提高存储器的稳定性。
[0027]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0028]本专利技术第一实施例提供一种半导体结构，图1为本实施例提供的半导体结构的示意图。
[0029]参考图1，半导体结构包括：字线100；位于字线100两侧的第一位线101和第二位线102以及第一存储结构103和第二存储结构104，第一位线101和第二位线102通过晶体管105分别与第一存储结构103和第二存储结构104相连。第一位线101的延伸方向与字线100的延伸方向垂直。
[0030]以下将结合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：字线；位于所述字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，所述第一位线和所述第二位线通过晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向垂直。2.根据权利要求1所述的半导体结构，其特征在于，所述晶体管为垂直晶体管，且所述晶体管包括第一晶体管和第二晶体管，所述第一晶体管的两端分别与所述第一位线和所述第一存储结构相连，所述第二晶体管的两端分别与所述第二位线和所述第二存储结构相连。3.根据权利要求2所述的半导体结构，其特征在于，所述第一位线和所述第二存储结构位于所述晶体管的一侧，所述第二位线和所述第一存储结构位于所述晶体管的另一侧。4.根据权利要求3所述的半导体结构，其特征在于，同一所述字线连接的所述晶体管与所述第一存储结构和所述第二存储结构中的一者相连接。5.根据权利要求4所述的半导体结构，其特征在于，所述第一存储结构对应的所述字线和所述第二存储结构对应的所述字线交替排列。6.根据权利要求1所述的半导体结构，其特征在于，还包括：第一存储节点接触和第二存储节点接触；所述第一存储结构通过所述第一存储节点接触与所述晶体管的源极或漏极连接，所述第二存储结构通过所述第二存储节点接触与所述晶体管的源极或漏极连接。7.根据权利要求6所述的半导体结构，其特征在于，所述第一存储节点接触与所述第二位线在同一层上，所述第二存储节点接触与所述第一位线在同一层上。8.根据权利要求1所述的半导体结构，其特征在于，还包括：第一位线节点接触和第二位线节点接触；所述第一位线通过所述第一位线节点接触与所述晶体管的源极或漏极连接，所述第二位线通过所述第二位线节点接触与所述晶体管的源极或漏极连接。9.根据权利要求1所述的半导体结构，其特征在于，所述字线、所述第一位线、所述第二位线、所述第一存储结构和所述第二存储...

【专利技术属性】
技术研发人员：朱煜寒，廖楚贤，应战，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：