半导体结构及其制备方法技术

该发明专利技术公开了一种半导体结构及其制备方法，所述半导体结构的制备方法包括：提供衬底；在所述衬底上形成叠层结构；在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。根据本发明专利技术实施例的半导体结构的制备方法，能够有效增加半导体结构的电容容量，同时形成的半导体结构更加稳定。同时形成的半导体结构更加稳定。同时形成的半导体结构更加稳定。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体领域，具体涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体尺寸微缩，为了满足DRAM电容容量的需求，需要将电容结构制作的越来越高，使得单一的电容结构存在稳定性问题，同时带来更加困难的制作工艺，例如高深宽比的刻蚀，清洗以及填充等。由此，如何能够得到稳定的电容结构同时又能有效增加电容容量是亟待解决的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体结构及其制备方法，能够形成稳定的双层电容同时有效增加电容容量。
[0004]为解决上述技术问题，本专利技术中提供了一种半导体结构的制备方法，包括：提供衬底；在所述衬底上形成叠层结构；在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。
[0005]可选地，所述叠层结构包括层叠设置的第一支撑层、牺牲层和第二支撑层，所述衬底形成有焊盘；在所述叠层结构中形成具有第一下电极，第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构的步骤中，包括以下步骤：于所述叠层结构中形成第一通孔以暴露所述焊盘；于所述第一通孔内形成填充所述第一通孔的第一下电极，所述第一下电极与所述焊盘电连接；形成开口以暴露所述牺牲层；去除所述牺牲层以形成填充槽；于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和所述第一上电极之间。
[0006]可选地，在所述第一电容上形成具有第二下电极，第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构的步骤中，包括以下步骤：于所述第一电容上表面形成支撑结构，所述支撑结构部分填充所述开口；于所述支撑结构内形成暴露所述第一下电极的第二通孔；于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极；于所述第二下电极表面形成所述第二介电层和所述第二上电极，以形成第二电容，所述第二介电层形成在所述第二下电极和所述第二上电极之间。
[0007]可选地，在去除所述牺牲层以形成所述填充槽，于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和第一上电极之间的步骤中，包括：于所述第一下电极表面、所述第一支撑层和第二支撑层表面形成初始第一介电层；于所述初始第一介电层表面形成初始第一上电极；去除部分位于所述第一下电极上方的所述初始第一介电层和初始第一上电极，保留位于所述填充槽内的所述初始第一介电层
和初始第一上电极以形成所述第一介电层和所述第一上电极，所述第一介电层和所述第一上电极填充所述填充槽。
[0008]可选地，在于所述第一电容上表面形成支撑结构步骤中，包括：于所述第一电容上表面形成第三支撑层，所述第三支撑层部分填充所述开口；于所述第三支撑层上表面形成介质层以形成所述支撑结构，所述介质层的厚度大于所述第三支撑层；在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中，所述第二通孔贯穿所述第三支撑层和所述介质层。
[0009]可选地，所述介质层由低K介电材料层形成。
[0010]可选地，在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中所述第二通孔的宽度大于所述第一下电极上表面的宽度，所述第二通孔的中心轴线与所述第一下电极的中心轴线重合。
[0011]可选地，在于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极之后，在于所述第二下电极表面形成所述第二介电层和所述第二上电极之前还包括以下步骤：去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构；部分去除所述支撑结构；在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，部分所述第二介电层和所述第二上电极形成在所述第二下电极和所述支撑结构之间。
[0012]可选地，在去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构步骤中，包括：形成填充层，所述填充层填充所述第二通孔且覆盖所述第二下电极的上表面；在去除位于所述支撑结构上方的部分所述第二下电极的步骤中，以剩余所述填充层为掩膜层，去除位于所述支撑结构上表面的部分第二下电极，暴露所述介质层。
[0013]可选地，在暴露所述介质层之后包括：去除剩余所述填充层，并去除部分所述介质层；在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，包括：于所述第二下电极和所述介质层的表面形成第二介电层；于所述第二介电层表面形成所述第二上电极。
[0014]可选地，在去除部分所述介质层的步骤中，被去除的部分所述介质层的厚度不大于所述介质层总厚度的30％。
[0015]本专利技术还提出了一种半导体结构，所述半导体结构可采用上述实施例的半导体结构的制备方法制备形成。
[0016]根据本专利技术实施例的半导体结构，包括：衬底；位于所述衬底上的第一电容，所述第一电容包括第一下电极、第一介电层和第一上电极，所述第一下电极为柱状结构，所述第一介电层覆盖所述第一下电极，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；第二电容，所述第二电容位于所述第一电容的上方，所述第二电容包括与所述第一下电极电连接的凹状结构的第二下电极、填充并覆盖所述第二下电极的所述第二介电层和所述第二上电极；其中，所述第二介电层位于所述第二下电极和所述第二上电极之间，同时还位于相邻的所述第二电容的所述第二下电极之间。
[0017]可选地，所述第二下电极的底部宽度大于所述第一下电极的顶部宽度。
[0018]可选地，还包括支撑结构，所述支撑结构形成在所述第一介电层、第一上电极和所述第二下电极之间，且至少部分伸入至相邻所述第二下电极之间。
[0019]可选地，位于相邻的所述第二电容的所述第二下电极之间的所述第二介电层的高
度不大于所述第二电容高度的30％。
[0020]可选地，所述第一下电极的材质密度大于所述第二上电极的材质密度。
[0021]可选地，所述第一下电极和所述第一上电极的材质均为金属材料，所述第二上电极的材质为半导体材料。
[0022]可选地，所述第二上电极还位于相邻的所述第二电容的所述第二下电极之间。
附图说明
[0023]图1为本专利技术实施例的半导体结构的制备方法的流程图；
[0024]图2-图22为本专利技术实施例的半导体结构的制备方法的各步骤的截面示意图。
[0025]附图标记：
[0026]100：半导体结构；
[0027]1：衬底，11：焊盘；
[0028]2：叠层结构，21：第一支撑层，22：第二支撑层，23：牺牲层，24：第一通孔，25：开口；
[0029]3：第一电容，31：第一下电极，32：第一上电极，33：第一介电层，34：填充槽，35：初始第一下电极，3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底；在所述衬底上形成叠层结构；在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述叠层结构包括层叠设置的第一支撑层、牺牲层和第二支撑层，所述衬底形成有焊盘；在所述叠层结构中形成具有第一下电极，第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构的步骤中，包括以下步骤：于所述叠层结构中形成第一通孔以暴露所述焊盘；于所述第一通孔内形成填充所述第一通孔的第一下电极，所述第一下电极与所述焊盘电连接；形成开口以暴露所述牺牲层；去除所述牺牲层以形成填充槽；于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和所述第一上电极之间。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在所述第一电容上形成具有第二下电极，第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构的步骤中，包括以下步骤：于所述第一电容上表面形成支撑结构，所述支撑结构填充所述开口；于所述支撑结构内形成暴露所述第一下电极的第二通孔；于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极；于所述第二下电极表面形成所述第二介电层和所述第二上电极，以形成第二电容，所述第二介电层形成在所述第二下电极和所述第二上电极之间。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在去除所述牺牲层以形成所述填充槽，于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和第一上电极之间的步骤中，包括：于所述第一下电极表面、所述第一支撑层和第二支撑层表面形成初始第一介电层；于所述初始第一介电层表面形成初始第一上电极；去除部分位于所述第一下电极上方的所述初始第一介电层和初始第一上电极，保留位于所述填充槽内的所述初始第一介电层和初始第一上电极以形成所述第一介电层和所述第一上电极，所述第一介电层和所述第一上电极填充所述填充槽。5.根据权利要求3所述的半导体结构的制备方法，其特征在于，在于所述第一电容上表面形成支撑结构步骤中，包括：于所述第一电容上表面形成第三支撑层，所述第三支撑层部分填充所述开口；
于所述第三支撑层上表面形成介质层以形成所述支撑结构，所述介质层的厚度大于所述第三支撑层；在所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中，所述第二通孔贯穿所述第三支撑层和所述介质层。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述介质层由低K介电材料层形成。7.根据权利要求3所述的半导体结构的制备方法，其特征在于，在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中所述第二通孔的宽度大于所述第一下电极...

【专利技术属性】
技术研发人员：朱柄宇，洪海涵，余崟魁，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：