用累积电荷吸收器改进MOSFET的线性的方法和设备技术

公开了一种用于改进使用累积电荷吸收器（ＡＣＳ）的ＭＯＳＦＥＴ器件的线性特性的方法和设备。该方法和设备用于移除、减少或控制ＳＯＩ　　ＭＯＳＦＥＴ中的累积电荷，从而产生ＦＥＴ性能特性的提高。在一个示例性实施例中，具有至少一个ＳＯＩ　　ＭＯＳＦＥＴ的电路被配置成以累积电荷模式操作。当以累积电荷模式操作ＦＥＴ时，实际连接到ＳＯＩ　　ＭＯＳＦＥＴ的体的累积电荷宿消除、移除或控制累积电荷，从而减少ＳＯＩ　　ＭＯＳＦＥＴ的寄生关断源漏电容的非线性。在使用改进的ＳＯＩ　　ＭＯＳＦＥＴ器件实现的ＲＦ开关电路中，当ＳＯＩ　　ＭＯＳＦＥＴ以累积电荷模式操作时，通过移除或控制累积电荷来减少谐波和互调失真。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及金属氧化物半导体(MOS)场效应晶体管(FET),尤其涉及 在绝缘体上半导体("SOI")和蓝宝石上半导体("SOS")衬底上制造的 MOSFET。在一个实施例中，SOI(或SOS)MOSFET用于控制累积电荷， 并且从而改进电路元件的线性。
技术介绍
虽然这里将所公开的用于改进MOSFET的线性的方法和设备描述为 适用于SOI MOSFET,但是那些电子器件设计领域的技术人员应当理解， 本本教导同样适用于SOSMOSFET。通常，本教导可以用于使用包含绝 缘体上硅技术的任何适当绝缘上半导体技术实现的MOSFET。例如，这 里描述的本专利技术的MOSFET可以使用绝缘衬底上的复合半导体实现。这 种化合物半导体包含但不限于以下类型锗硅(SiGe)、砷化镓(GaAs)、磷 化铟(InP)、氮化镓(GaN)、碳化硅(SiC)和包含硒化锌(ZnSe)和硫化锌(ZnS) 的II-VI化合物半导体。本教导还可以用于实现由薄膜聚合物制造 MOSFET。有机薄膜晶体管(OTFT)利用聚合物、共轭聚合物、低聚物， 或其它分子形成绝自极电介质层。本专利技术的方法和设备可以用于实现这 种OTFT。电子设计领域的技术人员应当理解，^JHf的方法和设备实际适用于 任何绝,技术，并且适用于具有浮体的集成电路。本领域的技术人员会 理解，正在不断开发技术以获得，，浮体"实现。例如，专利技术人知道在体硅中 实现的电路，其中电路实现被用于"浮动"器件的体。另外，所公开的方法 和设备也可以使用接合晶片上硅(silicon-on-bonded wafer )实现来实现。 一个这种^晶片上硅技术使用"直接珪接合"(DSB)衬底。通过把不同晶 体取向的单晶硅的薄膜掩^和电附着到基衬底上来制造直接硅M(DSB) 衬底。因此，本专利技术考虑在任何开发的浮体实现中实现所公开的方法和设 备的实施例。因此，这里不认为SOIMOSFET的参考和示例性说明把本教导的适用性只限制于SOI MOSFET。而是，如下更详细地描述的，所 公开的方法和设备发现了在包含SOS和接合晶片上硅技术的多个器件技 术中实现的MOSFET中的用途。众所周知，MOSFET使用具有n型或p型传导性的^fr极调制的导电 沟道，并且相应地被分别称作"NMOSFET"或"PMOSFET"。图l示出了 示例性的现有技术SOI NMOSFET 100的剖视图。如图1所示，现有技 术SOINMOSFET100包含绝缘衬底118，其可以包括氧化埋层、蓝宝石 或其它绝缘材料。NMOSFET 100的源极112和漏极116包括通过电离子 植入到位于绝缘村底118上的珪层而产生的N+区域(即，也就是说大量地 掺杂"n型"掺杂剂的区域)。(PMOSFET的源极和漏极包括P+区域(即， 大量地掺杂"p型"掺杂剂的区域))。体114包括在绝缘衬底118上形成硅 层时通过电离子植入或通过已经出现在硅层中的掺杂剂产生的P-区域 (即，少量地掺杂"p型"掺杂剂的区域)。如图1所示，NMOSFET 100还 包含位于体114上的栅极氧化物110。栅极氧化物110通常包括例如Si02 的绝缘电介质材料的薄层。栅极氧化物110将体114与位于栅极氧化物110 上的栅极108电隔离。栅极108包括金属层或更典型的多晶硅。源极端子102工作时连接到源极112，使得源极偏置电压"Vs"可以被 应用于源极112。漏极端子106工作时连接到漏极116，使得漏极偏置电 压"Vd"可以被应用于漏极116。栅极端子104工作时连接到栅极108，使 得栅极偏置电压"Vg"可以被应用于栅极108。众所周知，当在MOSFET的栅极和源极端子之间施加电压时，所产 生的电场穿过栅极氧化物到达晶体管体。对于增强模式器件，正栅极偏压 在MOSFET的沟道区中产生沟道，通过该沟道电流在源极和漏极之间经 过。对于M模式器件，沟道出现#*极偏压。改变施加到栅极的电压以 调制沟道的传导性，并且从而控制在源极和漏极之间流动的电流。例如，对于增强模式MOSFET,栅极偏压在栅极氧化物110下面的 体114的沟道区中产生所谓"反型沟道"。反型沟道包括与源极和漏极载流 子的极性具有相同极性(例如，"P"极性(即，空穴载流子)，或"N"极性(即， 电子载流子)载流子)的载流子，并且从而提供电流在源极和漏极之间经过 的管道(即，沟道)。例如，如图1的SOI NMOSFET 100所示，当在栅极 108和源极112之间施加足够的正电压时(即正栅极偏压超过阈值电压 Vth)，在体114的沟道区中形成反型沟道。如上所述，反型沟道中的栽流 子的极性与源极和漏极中的载流子的极性相同。在这个例子中，因为源极和漏极包括"n型"掺杂剂从而具有N极性载流子，所以沟道中的栽流子 包括N极性载流子。类似地，因为源极和漏极包括PMOSFET中的"p型 "掺杂剂，所以导通(即，导电)PMOSFET的沟道中的载流子包括P极性 载流子。^模式MOSFET进行与增强模式MOSFET类似的^作，然而， ^^模式MOSFET被掺杂，使得即使没有向栅机拖加电压，导电沟道也 存在。当向栅极施加适当极性的电压时，沟道^L^。于是，这减少了流 it^模式器件的电流。实质上，錄模式器件类似于"通常闭合"的开关， 增强模式器件类似于"通常断开"的开关。增强和耗^^模式MOSFET均具 有栅极电压阈值，Vth，在该电压处MOSFET从关断状态(非导电)变化到 导通状态(导电)。不管SOI MOSFET使用什么工作模式(即，不论增强还是*模式)， 当在关断状态(即，栅极电压不超过Vth)下操作MOSFET时，并且当针对 源极和漏极施加足够的非^^极偏置电压时，"累积电荷"可能出现在栅极 下。如下面更详细地定义和在整个本申请中使用的，"累积电荷"类似于在 关于MOS电容器的现有技术文献中描述的"累积电荷"。然而，现有技术 参考文献把"累积电荷"描述为仅指在MOS电容器氧化物下存在的偏压 感生电荷，其中累积电荷与电容器氧化物下的半导体材料的多数载流子具 有相同极性。相对比地，并且如下更详细地描述的，这里使用的"累积电 荷"是指可以在关断状态MOSFET的体中累积的栅极偏压感生载流子， 即使体中的多数载流子不具有与累积电荷相同的极性。例如，在关断状态 ^C^模式NMOSFET中，这种情况可以出现，其中累积电荷可以包括空 穴(即，具有P极性)，即使体掺杂是N-而不是P-。例如，如图l所示，当SOI NMOSFET 100净皮偏压以在关断状态下 操作时，并且当向栅极108施加足够的非零电压时，累积电荷120可以在 栅极氧化物110下面和附近的体114中累积。如图1所示的SOI NMOSFET 100的工作状态在这里被称为MOSFET的"累积电荷模式 (accumulated charge regime)"。在下面更详细地定义了累积电荷才莫式。 现在更详细地描述SOI MOSFET中累积电荷的原因和影响。众所周知，可以在MOSFET体中产生作为若干机理(例如，热、光学 和带到带隧穿电子-空穴对产生过程)的结果的电子-空穴对载流子。例如， 当在NMOSFET体内产生电子-空穴对载流子时，并且当NMOSFET在 关断状态条本文档来自技高网...

【技术保护点】
一种累积电荷控制（ＡＣＣ）浮体ＭＯＳＦＥＴ（ＡＣＣＭＯＳＦＥＴ），用于在以累积电荷模式操作ＭＯＳＦＥＴ时控制ＭＯＳＦＥＴ的非线性响应，包括：　　　　ａ）具有浮体的ＭＯＳＦＥＴ，其中浮体ＭＯＳＦＥＴ有选择地以累积电荷模式操作，并且其中当ＭＯＳＦＥＴ以累积电荷模式操作时，累积电荷出现在浮体ＭＯＳＦＥＴ的体中；和　　　　ｂ）累积电荷吸收器（ＡＣＳ），工作时连接到ＭＯＳＦＥＴ的体，其中ＡＣＳ移除或控制ＭＯＳＦＥＴ体中的累积电荷。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：克里斯托弗N布林德尔，迈克尔A施图贝尔，迪伦J凯利，克林特L克默林，乔治P伊姆特恩，罗伯特B韦尔斯坦德，马克L伯格纳，
申请(专利权)人：派瑞格恩半导体有限公司，
类型：发明
国别省市：US[美国]