本发明专利技术提供一种外设高速互连接口PCIe板卡，包括：基板；一个以上的PCIe插槽，每个PCIe插槽具有辅助信号管脚和多个数据通路管脚；一个以上的数据通路连接器组，与一个以上的PCIe插槽一一对应设置，每个数据通路连接器组具有一个以上的数据通路连接器，数据通路连接器与对应的PCIe插槽中至少部分数据通路管脚一一对应的通讯连接；辅助信号连接器，与PCIe插槽的一个以上的PCIe插槽的辅助信号管脚通讯连接。本发明专利技术提供的外设高速互连接口PCIe板卡，可以将待扩展的PCIe插槽中的任意数量的数据通路管脚引入到对应的数据通路连接器，能够实现自由且灵活的对PCIe端口进行使用或者验证。现自由且灵活的对PCIe端口进行使用或者验证。现自由且灵活的对PCIe端口进行使用或者验证。
【技术实现步骤摘要】
外设高速互连接口PCIe板卡、线缆、验证系统及计算机
[0001]本专利技术涉及PCIe通讯
，尤其涉及一种外设高速互连接口PCIe板卡、线缆、验证系统及计算机。
技术介绍
[0002]目前，一个PCIe端口最大支持的数据通路管脚数量是PCIe X16，另外，还有PCIe X8，PCIe X4，PCIe X2以及PCIe X1等数据通路管脚的PCIe端口。在中央处理器CPU芯片设计过程中，一般将一个PCIe X16端口设计为支持X8，X4，X2以及X1的多种数据通路管脚数量的多个端口，即一个X16可以配置为一个X16端口，也可以配置为2个X8端口，或8个X2端口，或16个X1端口，或几个不同通路管脚数量宽度的多端口的组合，例如1个X8端口、1个X4端口和2个X2端口的组合。基于这种设计思路，无论是在功能验证还是在使用过程中，都需要将一个PCIe X16的插槽扩展为多种PCIe插槽进行使用或者验证，在现有技术中，不具备对多种端口进行灵活验证和使用的条件。
技术实现思路
[0003]本专利技术提供的外设高速互连接口PCIe板卡、线缆、验证系统及计算机，能够将待扩展的PCIe插槽的每个数据通路管脚独立的进行传输，在验证和使用过程中，可以将待扩展的PCIe插槽中的任意数量的数据通路管脚引入到对应的数据通路连接器，能够实现自由且灵活的对PCIe端口进行使用或者验证。
[0004]第一方面，本专利技术提供一种外设高速互连接口PCIe板卡，包括：
[0005]基板；
[0006]一个以上的PCIe插槽，设置在基板上，每个PCIe插槽具有辅助信号管脚和多个数据通路管脚；
[0007]一个以上的数据通路连接器组，设置在基板上，一个以上的数据通路连接器组与所述一个以上的PCIe插槽一一对应设置，每个数据通路连接器组具有一个以上的数据通路连接器，所述数据通路连接器与对应的PCIe插槽中至少部分数据通路管脚一一对应的通讯连接；
[0008]辅助信号连接器，设置在基板上，辅助信号连接器与所述PCIe插槽的一个以上的PCIe插槽的辅助信号管脚通讯连接。
[0009]可选地，还包括电源模块，设置在所述基板上；所述电源模块与所述一个以上的PCIe插槽电连接，以用于向所述一个以上的PCIe插槽供电。
[0010]可选地，所述一个以上的PCIe插槽包括PCIe X8、PCIe X4或PCIe X2中的一种或两种以上的PCIe插槽。
[0011]可选地，与所述数据通路连接器通讯连接的数据通路管脚为靠近所述辅助信号管脚连续排列的数据通路管脚。
[0012]第二方面，本专利技术提供一种外设高速互连接口PCIe线缆，包括：
[0013]PCIe连接器，与待扩展的PCIe插槽相适配；
[0014]数据通路线束，具有多根信号传输线，所述多根信号传输线与所述PCIe连接器的数据通路管脚一一对应的通讯连接；
[0015]辅助信号线束，与所述PCIe连接器的辅助信号管脚通讯连接；
[0016]多个数据通路连接头，与所述数据通路线束中的多根信号传输线一一对应的通讯连接；
[0017]辅助信号连接头，与所述辅助信号线束通讯连接。
[0018]可选地，所述辅助信号包括时钟信号、复位信号或系统管理总线信号中的一种或两种以上的信号。
[0019]第三方面，本专利技术提供一种外设高速互连接口PCIe验证系统，包括：
[0020]如上述任意一项所述的外设高速互连接口PCIe板卡；
[0021]如上述任意一项所述的外设高速互连接口PCIe线缆；
[0022]所述辅助信号连接头与所述辅助信号连接器通讯连接，至少部分数据通路连接头与至少部分数据通路连接器组通讯连接，以验证与所述数据通路连接器组对应的PCIe插槽。
[0023]可选地，还包括：
[0024]主板，包括待扩展的PCIe插槽和中央处理器CPU基座，所述CPU基座与所述待扩展的PCIe插槽通讯连接，所述PCIe连接器与待扩展的PCIe插槽通讯连接。
[0025]第四方面，本专利技术提供一种计算机，包括：
[0026]机箱；
[0027]主板，设置在所述机箱内并与所述机箱固定连接；所述主板具有待扩展的PCIe插槽；
[0028]如上述任意一项所述的外设高速互连接口PCIe板卡；
[0029]如上述任意一项所述的外设高速互连接口PCIe线缆；
[0030]PCIe连接器与所述待扩展的PCIe插槽通讯连接，所述辅助信号连接头与所述辅助信号连接器通讯连接，至少部分所述数据通路连接头与至少部分数据通路连接器组通讯连接，以将所述待扩展的PCIe插槽扩展为多个PCIe插槽。
[0031]可选地，所述外设高速互连接口PCIe板卡与所述主板间隔设置，所述外设高速互连接口PCIe板卡设置在所述机箱内并与所述机箱固定连接。
[0032]在本专利技术提供的技术方案中，在PCIe板卡上设置数据通路连接器，将数据通路连接器与PCIe插槽中的数据通路管脚一一对应的通信连接，PCIe线缆中的PCIe连接头则用于将PCIe连接器的管脚信号分为单个管脚信号引出，从而，通过任意组合的数据通路连接头组合，可以将待扩展的PCIe插槽扩展为任意规格的PCIe插槽，无论是在对CPU的功能验证过程中，还是在PCIe插槽的使用过程中，都可以自由且灵活的对PCIe插槽进行扩展和使用。
附图说明
[0033]图1为本专利技术一实施例外设高速互连接口PCIe板卡的示意图；
[0034]图2为本专利技术另一实施例外设高速互连接口PCIe线缆的示意图。
具体实施方式
[0035]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0036]本专利技术实施例提供一种外设高速互连接口PCIe板卡，如图1所示，包括：
[0037]基板；在一些实施例中，基板可以为印刷电路板制备，基板的主要作用是用于支撑插槽、数据通路连接器以及辅助信号连接器，还用于插槽与数据通路连接器之间的连线以及插槽与辅助信号连接器之间的连线。
[0038]一个以上的PCIe插槽，设置在基板上，每个PCIe插槽具有辅助信号管脚和多个数据通路管脚；在一些实施例中，PCIe插槽可以选取具有任何数量的数据通路连接管脚的PCIe插槽，但是，为了节省面积以及零件的资源，当待扩展的PCIe插槽为X16时，可以在基板上设置X8的PCIe插槽，这是由于X8的PCIe插槽可以兼容X16以下的任何一种规格，便于灵活的进行扩展。
[0039]一个以上的数据通路连接器组，设置在基板上，一个以上的数据通路连接器组与所述一个以上的PCIe插槽一一对应设本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种外设高速互连接口PCIe板卡，其特征在于，包括：基板；一个以上的PCIe插槽，设置在基板上，每个PCIe插槽具有辅助信号管脚和多个数据通路管脚；一个以上的数据通路连接器组，设置在基板上，一个以上的数据通路连接器组与所述一个以上的PCIe插槽一一对应设置，每个数据通路连接器组具有一个以上的数据通路连接器，所述数据通路连接器与对应的PCIe插槽中至少部分数据通路管脚一一对应的通讯连接；辅助信号连接器，设置在基板上，辅助信号连接器与所述PCIe插槽的一个以上的PCIe插槽的辅助信号管脚通讯连接。2.根据权利要求1所述外设高速互连接口PCIe板卡，其特征在于，还包括电源模块，设置在所述基板上；所述电源模块与所述一个以上的PCIe插槽电连接，以用于向所述一个以上的PCIe插槽供电。3.根据权利要求1所述外设高速互连接口PCIe板卡，其特征在于，所述一个以上的PCIe插槽包括PCIe X8、PCIe X4或PCIe X2中的一种或两种以上的PCIe插槽。4.根据权利要求1所述外设高速互连接口PCIe板卡，其特征在于，与所述数据通路连接器通讯连接的数据通路管脚为靠近所述辅助信号管脚连续排列的数据通路管脚。5.一种外设高速互连接口PCIe线缆，其特征在于，包括：PCIe连接器，与待扩展的PCIe插槽相适配；数据通路线束，具有多根信号传输线，所述多根信号传输线与所述PCIe连接器的数据通路管脚一一对应的通讯连接；辅助信号线束，与所述PCIe连接器的辅助信号管脚通讯连接；多个数据通路连接头，与所述数据通路线束中的多根信号传输线一一对应的通讯连接；辅助信号连接头，与所述辅助信号线束通讯连接。6.如权利要求5所述的外设高速互...
【专利技术属性】
技术研发人员：孙瑛琪，杨晓君，柳胜杰，陈杰，胡涛，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。