芯片互连封装结构及芯片互连的封装方法技术

本发明专利技术提供一种芯片互连封装结构及芯片互连的封装方法，形成封装第一芯片的第一塑封层，且在第一塑封层的靠近第一芯片正面的一侧形成凹槽；至少在凹槽的底面及侧面形成第一重布线层，且在放置第二芯片于凹槽底面的第一重布线层上后，第二芯片的背面与第一重布线层电连接；通过于第一芯片正面的第一焊盘、第二芯片正面的第二焊盘、第一重布线层和第二塑封层上形成第二重布线层，且第一焊盘和第一重布线层通过第二重布线层实现电连接，使得第一芯片的正面通过第二重布线层和第一重布线层与第二芯片的背面进行电连接。本发明专利技术的技术方案在实现芯片双面互连的同时，还能对封装产品的变形、生产成本高以及芯片数量受限等问题进行改善。善。善。

【技术实现步骤摘要】
芯片互连封装结构及芯片互连的封装方法


[0001]本专利技术涉及半导体
，特别涉及一种芯片互连封装结构及芯片互连的封装方法。

技术介绍

[0002]双面互连封装是将芯片的背面贴于引线框上，并将芯片的正面进行重布线，通过重布线使得一引线框上的芯片的正面与相邻的另一引线框连通，从而使得一引线框上的芯片的正面与相邻的另一引线框上的芯片的背面连通，进而实现双面互连。
[0003]参阅图1，将芯片12的背面采用导电胶13贴于引线框11上，并在芯片12的正面形成重布线层，重布线层包括形成于芯片12正面的多个铜柱14以及与铜柱14电连接的铜线15，塑封层16将引线框11、芯片12、粘结层13、铜柱14和铜线15塑封起来。其中，一引线框11上的芯片12的正面通过铜柱14和铜线15与相邻的另一引线框11电连接，从而使得一引线框11上的芯片12的正面与相邻的另一引线框11上的芯片12的背面电连接，进而实现了芯片12的双面互连。
[0004]但是，图1所示的双面互连封装结构存在如下问题：
[0005](1)芯片12贴于引线框11上，使得封装结构的整体厚度偏厚，不利于产品的薄型化，且很容易出现因引线框11的变形而导致的产品变形；
[0006](2)芯片12上铜柱14的设计使得生产成本增加，且铜柱14的焊接使得整体生产效率降低；
[0007](3)采用导电胶13固定芯片12使得生产工序增加，导致导入效率差；
[0008](4)引线框11的面积限制了芯片12的面积和数量；
[0009](5)由于导电胶13的导电能力差，为了提高导电能力，需要在芯片12的背面做金属化处理，导致芯片的加工成本增加。
[0010]因此，需要对现有的芯片互连封装结构及芯片互连的封装方法进行改进，以解决上述问题。

技术实现思路

[0011]本专利技术的目的在于提供一种芯片互连封装结构及芯片互连的封装方法，在实现芯片双面互连的同时，还能对封装产品的变形、生产成本高以及芯片数量受限等问题进行改善。
[0012]为实现上述目的，本专利技术提供了一种芯片互连的封装方法，包括：
[0013]提供载板及第一芯片，其中所述第一芯片的正面形成有第一焊盘；
[0014]将所述第一芯片的正面朝向所述载板贴装；
[0015]在所述载板之上形成第一塑封层，以对所述第一芯片进行封装；
[0016]去除所述载板，并在所述第一塑封层靠近所述第一芯片正面的一侧形成凹槽；
[0017]至少在所述凹槽底面及侧面形成第一重布线层；
[0018]提供第二芯片，其中所述第二芯片的正面形成有第二焊盘；
[0019]放置所述第二芯片于所述凹槽底面的第一重布线层之上，其中所述第二芯片的背面朝向所述凹槽底面；
[0020]形成覆盖所述第一芯片和所述第二芯片的第二塑封层；
[0021]于所述第一焊盘、所述第二焊盘、所述第一重布线层和所述第二塑封层上形成第二重布线层，且所述第一焊盘和所述第一重布线层通过所述第二重布线层实现电连接。
[0022]可选地，所述第二芯片与所述凹槽侧面的第一重布线层之间存在间隙，所述第二塑封层还填充于所述间隙中。
[0023]可选地，所述第一重布线层位于所述凹槽的部分或全部的底面及侧面上。
[0024]可选地，所述第一重布线层从所述凹槽的侧面延伸至所述第一塑封层的顶面。
[0025]可选地，在所述第一塑封层靠近所述第一芯片正面的一侧形成所述凹槽之前，先以所述第一芯片在所述第一塑封层中的实际位置为基准，根据设计的所述第二芯片与所述第一芯片之间的理论距离，以确定所述凹槽在所述第一塑封层中的形成位置。
[0026]本专利技术还提供了一种芯片互连封装结构，包括：
[0027]第一芯片，正面形成有第一焊盘；
[0028]第一塑封层，包覆所述第一芯片，且所述第一塑封层中形成有一凹槽，所述凹槽的开口与所述第一芯片的正面位于所述第一塑封层的同一侧；
[0029]第一重布线层，至少形成于所述凹槽的底面和侧面上；
[0030]第二芯片，位于所述凹槽中，所述第二芯片的正面形成有第二焊盘，且所述第二芯片的背面与所述凹槽底面的所述第一重布线层电连接；
[0031]第二塑封层，覆盖所述第一芯片和所述第二芯片；以及，
[0032]第二重布线层，形成于所述第一焊盘、所述第二焊盘、所述第一重布线层和所述第二塑封层上，且所述第一焊盘和所述第一重布线层通过所述第二重布线层实现电连接。
[0033]可选地，所述第二芯片与所述凹槽侧面的第一重布线层之间存在间隙，所述第二塑封层还填充于所述间隙中，所述第二塑封层与所述第一塑封层的材料相同。
[0034]可选地，所述第一重布线层位于所述凹槽的全部的底面及侧面上。
[0035]可选地，所述第一重布线层从所述凹槽的侧面延伸至所述第一塑封层的顶面。
[0036]可选地，所述第二塑封层暴露出所述第一重布线层，以使得所述第二重布线层与所述第一重布线层电连接；或者，所述第二塑封层覆盖所述第一重布线层，以使得所述第二重布线层贯穿所述第二塑封层以与所述第一重布线层电连接。
[0037]本专利技术的芯片互连封装结构和芯片互连的封装方法，由于在封装有第一芯片的第一塑封层的靠近所述第一芯片正面的一侧形成凹槽，至少所述凹槽的底面及侧面形成第一重布线层，且在放置第二芯片于所述凹槽底面的第一重布线层之上后，所述第二芯片的背面与所述第一重布线层电连接，通过于所述第一芯片正面的第一焊盘、所述第二芯片正面的第二焊盘、所述第一重布线层和所述第二塑封层上形成第二重布线层，且所述第一焊盘和所述第一重布线层通过所述第二重布线层实现电连接，使得所述第一芯片的正面通过所述第二重布线层和所述第一重布线层与所述第二芯片的背面进行电连接，从而实现了芯片的双面互连。并且，本专利技术提供的芯片互连封装结构和芯片互连的封装方法还具有如下优点：
[0038](1)由于所述第二芯片的背面直接与所述第一重布线层电连接，使得封装产品的阻抗得到降低；
[0039](2)无需引线框和铜柱，生产工艺流程得到简化，生产效率得到提高，降低了生产成本；并且，能够使得封装产品薄型化，以及降低因引线框变形而导致封装产品变形的风险；
[0040](3)无需采用导电胶固定第一芯片和第二芯片，简化了生产工艺；
[0041](4)直接将第一芯片和第二芯片固定于塑封层(即第一塑封层、第二塑封层和第三塑封层)中，通过调整第一塑封层的面积以及凹槽的面积和数量即可满足第一芯片和第二芯片的面积和数量，避免因引线框的面积限制第一芯片和第二芯片的面积和数量；
[0042](5)由于所述第二芯片的背面直接与所述第一重布线层电连接，而不是采用导电胶实现电连接，使得所述第二芯片的背面无需做金属化处理即可具有很高的导电能力，进而使得第二芯片的加工成本得到降低。
附图说明
[0043]图1是一种芯片互连封装结构的示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片互连的封装方法，其特征在于，包括：提供载板及第一芯片，其中所述第一芯片的正面形成有第一焊盘；将所述第一芯片的正面朝向所述载板贴装；在所述载板之上形成第一塑封层，以对所述第一芯片进行封装；去除所述载板，并在所述第一塑封层靠近所述第一芯片正面的一侧形成凹槽；至少在所述凹槽底面及侧面形成第一重布线层；提供第二芯片，其中所述第二芯片的正面形成有第二焊盘；放置所述第二芯片于所述凹槽底面的第一重布线层之上，其中所述第二芯片的背面朝向所述凹槽底面；形成覆盖所述第一芯片和所述第二芯片的第二塑封层；于所述第一焊盘、所述第二焊盘、所述第一重布线层和所述第二塑封层上形成第二重布线层，且所述第一焊盘和所述第一重布线层通过所述第二重布线层实现电连接。2.如权利要求1所述的芯片互连的封装方法，其特征在于，所述第二芯片与所述凹槽侧面的第一重布线层之间存在间隙，所述第二塑封层还填充于所述间隙中。3.如权利要求1所述的芯片互连的封装方法，其特征在于，所述第一重布线层位于所述凹槽的部分或全部的底面及侧面上。4.如权利要求1所述的芯片互连的封装方法，其特征在于，所述第一重布线层从所述凹槽的侧面延伸至所述第一塑封层的顶面。5.如权利要求1所述的芯片互连的封装方法，其特征在于，在所述第一塑封层靠近所述第一芯片正面的一侧形成所述凹槽之前，先以所述第一芯片在所述第一塑封层中的实际位置为基准，根据设计的所述第二芯片与所述第一芯片之间的理论距离，以确定所述凹槽在所述第一塑...

【专利技术属性】
技术研发人员：涂旭峰，王鑫璐，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：