一种异常字线的测试方法、装置、存储器及存储器系统制造方法及图纸

本申请实施例公开了一种异常字线的测试方法、装置、存储器及存储器系统，其中，所述测试方法包括：提供测试装置；其中，所述测试装置包括比较电路；将字线分为多个字线组，并将每个所述字线组连接至所述比较电路；在编程期间，通过所述比较电路对每个所述字线组的工作电压进行比较，以确定所述字线组中的异常字线。线。线。

【技术实现步骤摘要】
一种异常字线的测试方法、装置、存储器及存储器系统


[0001]本申请实施例涉及半导体
，尤其涉及一种异常字线的测试方法、 装置、存储器及存储器系统。

技术介绍

[0002]随着半导体技术的发展，NAND结构正受到越来越多的关注。为进一步提 升存储密度，出现了多种三维(3D)NAND器件。在3D NAND结构存储器中， 字线(WL)一般设计有几十层至几百层，在失效分析分析时，有时需要对产品 各层字线进行异常分析。
[0003]然而，考虑到3D NAND结构存储器的尺寸和测试器件的尺寸，实际量测 过程中，很难做到对每一层字线都进行测试，因此难以直接确定出异常字线， 而如果对全部字线都进行测试，则会消耗大量时间，使得测试效率偏低。

技术实现思路

[0004]本申请实施例期望提供一种异常字线的测试方法、装置、存储器及存储器 系统。
[0005]本申请实施例的技术方案是这样实现的：
[0006]本申请实施例第一方面提供一种异常字线的测试方法，所述方法包括：
[0007]提供测试装置；其中，所述测试装置包括比较电路；
[0008]将字线分为多个字线组，并将每个所述字线组连接至所述比较电路；
[0009]在编程期间，通过所述比较电路对每个所述字线组的工作电压进行比较， 以确定所述子线组中的异常字线。
[0010]可选地，所述比较电路包括电压比较器。
[0011]可选地，所述测试装置还包括选择开关；
[0012]所述将每个所述字线组连接至所述比较电路，包括：
[0013]通过所述选择开关将每个所述字线组连接至所述比较电路。
[0014]可选地，所述选择开关包括多个路径开关，每一路径开关将相对应的字线 组连接至所述比较电路。
[0015]可选地，所述通过所述比较电路对每个所述字线组进行比较，以确定所述 字线组中的异常字线，包括：
[0016]通过所述比较电路对每个所述字线组进行比较，以确定存在异常字线的所 述字线组；
[0017]通过所述比较电路对存在异常字线的所述字线组中的字线进行比较，以得 到比较结果。
[0018]可选地，所述通过所述比较电路对每个所述字线组进行比较，以确定存在 异常字线的所述字线组，包括：
[0019]在编程期间，将所述字线组接入所述比较电路的第一输入端，将预设参考 电压接入所述比较电路的第二输入端；
[0020]所述比较电路对所述字线组的工作电压和所述预设参考电压进行比较，输 出第一比较信息；
[0021]根据所述第一比较信息确定存在异常字线的所述字线组。
[0022]可选地，所述通过所述比较电路对存在异常字线的所述字线组中的字线进 行比较，以确定异常字线，包括：
[0023]将存在异常字线的所述字线组中的任意两条字线分别接入所述比较电路的 两输入端；
[0024]对所述字线进行预充电操作，获取预充电期间所述比较电路输出的第二比 较信息；
[0025]基于所述第二比较信息，将电压较小的字线确定为异常字线。
[0026]可选地，所述通过所述比较电路对存在异常字线的所述字线组中的字线进 行比较，以确定异常字线，包括：
[0027]将存在异常字线的所述字线组中的任意两条字线分别接入所述比较电路的 两输入端；
[0028]对所述字线进行放电操作，获取放电期间所述比较电路输出的第三比较信 息；
[0029]基于所述第三比较信息，将电压较大的字线确定为异常字线。
[0030]可选地，所述通过所述比较电路对存在异常字线的所述字线组中的字线进 行比较，以确定异常字线，包括：
[0031]将存在异常字线的所述字线组中的任意两条字线分别接入所述比较电路的 两输入端；
[0032]对所述字线进行放电操作，获取放电结束后所述比较电路输出的第四比较 信息；
[0033]基于所述第四比较信息，将电压较大的字线确定为异常字线。
[0034]可选地，所述异常字线包括具有高电阻的字线。
[0035]可选地，所述通过所述比较电路对存在异常字线的所述字线组中的字线进 行比较，以确定异常字线，包括：
[0036]在接入的字线处于浮置状态时，获取浮置期间所述比较电路输出的第五比 较信息；
[0037]基于所述第五比较信息，将电压较小的字线确定为异常字线。
[0038]可选地，所述异常字线包括漏电字线。
[0039]本申请实施例第二方面提供一种异常字线的测试装置，所述测试装置用于 对字线进行测试，包括：
[0040]多个字线组，每个所述字线组与比较电路连接；
[0041]比较电路用于对每个所述字线组的工作电压进行比较，以得到异常字线。
[0042]可选地，所述比较电路包括电压比较器。
[0043]可选地，还包括：选择开关，所述选择开关用于将字线分为多个字线组， 并将每个所述字线组连接至所述比较电路。
[0044]可选地，所述选择开关包括多个路径开关，每一路径开关将相对应的字线 组连接至所述比较电路。本申请实施例第三方面提供一种存储器，包括：如第 二方面所述的测试装置；
[0045]存储阵列，包括多个存储单元行；
[0046]多个字线，所述多个字线分别耦合到所述多个存储单元行；
[0047]所述测试装置与所述字线相连接。
[0048]本申请实施例第四方面提供一种存储器系统，包括控制器和第三方面所述 的存储器；所述控制器耦合至所述存储器，且用于控制所述存储器。
[0049]本申请实施例公开了一种异常字线的测试方法和装置，其中，所述测试方 法包括：提供测试装置；其中，所述测试装置包括比较电路；将字线分为多个 字线组，并将每个所述字线组连接至所述比较电路；在编程期间，通过所述比 较电路对每个所述字线组的工作电压进行比较，以确定所述字线组中的异常字 线。本申请中通过将字线进行分组，并将分组后的字线组连接至比较电路，以 通过比较电路对字线组的工作电压进行比较，进而可以根据比较结果从所述字 线组中确定出异常字线。如此，以字线组为单位对异常字线进行检测，有利于 简化测试流程和结构，缩短测试时间。
附图说明
[0050]图1为本申请实施例提供的三维存储器器件的示意图；
[0051]图2为一些实施例提供的字线测试结构示意图；
[0052]图3为本申请实施例提供的漏电字线的示意图；
[0053]图4为本申请实施例提供的一种异常字线的测试方法的流程示意图；
[0054]图5为本申请实施例提供的比较原理示意图；
[0055]图6为本申请实施例提供的选择开关与比较电路之间的连接电路的示意图；
[0056]图7为本申请实施例提供的高电阻字线比较结果示意图；
[0057]图8为本申请实施例提供的漏电字线比较结果示意图；
[0058]图9A为本申请实施例提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异常字线的测试方法，其特征在于，所述方法包括：提供测试装置；其中，所述测试装置包括比较电路；将字线分为多个字线组，并将每个所述字线组连接至所述比较电路；在编程期间，通过所述比较电路对每个所述字线组的工作电压进行比较，以确定所述字线组中的异常字线。2.根据权利要求1所述的测试方法，其特征在于，所述比较电路包括电压比较器。3.根据权利要求1所述的测试方法，其特征在于，所述测试装置还包括选择开关；所述将每个所述字线组连接至所述比较电路，包括：通过所述选择开关将每个所述字线组连接至所述比较电路。4.根据权利要求3所述的测试方法，其特征在于，所述选择开关包括多个路径开关，每一路径开关将相对应的字线组连接至所述比较电路。5.根据权利要求1所述的测试方法，其特征在于，所述通过所述比较电路对每个所述字线组进行比较，以确定所述字线组中的异常字线，包括：通过所述比较电路对每个所述字线组进行比较，以确定存在异常字线的所述字线组；通过所述比较电路对存在异常字线的所述字线组中的字线进行比较，以得到比较结果。6.根据权利要求5所述的测试方法，其特征在于，所述通过所述比较电路对每个所述字线组进行比较，以确定存在异常字线的所述字线组，包括：在编程期间，将所述字线组接入所述比较电路的第一输入端，将预设参考电压接入所述比较电路的第二输入端；所述比较电路对所述字线组的工作电压和所述预设参考电压进行比较，输出第一比较信息；根据所述第一比较信息确定存在异常字线的所述字线组。7.根据权利要求5所述的测试方法，其特征在于，所述通过所述比较电路对存在异常字线的所述字线组中的字线进行比较，以确定异常字线，包括：将存在异常字线的所述字线组中的任意两条字线分别接入所述比较电路的两输入端；对所述字线进行预充电操作，获取预充电期间所述比较电路输出的第二比较信息；基于所述第二比较信息，将电压较小的字线确定为异常字线。8.根据权利要求5所述的测试方法，其特征在于，所述通过所述比较电路对存在异常字线的所述字线组中的字线进行比较，以确定异常字线，包括：将存在异常字线的所述字线组中的任意两条字线分别接入所述比较电路的两输...

【专利技术属性】
技术研发人员：张扬，王瑜，曾子玉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：