半导体衬底制造技术

本发明专利技术涉及一种半导体衬底。该半导体衬底包括第一线路层和电子元件，电子元件内埋于第一线路层内，电子元件的上表面相较于第一线路层的上表面倾斜。本发明专利技术的目的在于提供一种半导体衬底，以至少实现提高半导体衬底的性能。以至少实现提高半导体衬底的性能。以至少实现提高半导体衬底的性能。

【技术实现步骤摘要】
半导体衬底


[0001]本专利技术涉及一种半导体衬底。

技术介绍

[0002]随着智能型行动装置的发展与需求，功能越来越多样，相应地集成电路(IC)整合便凸显了其重要性，为达成封装结构的尺寸(PackageSize)缩小的目的，将主动元件、被动元件埋入衬底中是一种主要的做法，埋入衬底可以有效减少电传输路径，进一步将功率损耗降低，以便于将各种功能的集成电路(IC)整合成一颗小型的封装结构(Package)。以现有的内埋有特定应用集成电路(ASIC)芯片的衬底为例，通常是只有输入/输出单元(IO)，故在垂直整合上不利于缩短导电路径。但以功率集成(Power Integration)技术来说，现有技术已揭示了内埋具有双面输入/输出单元(IO)的被动元件等技术，但在大量放置被动元件时，现有技术有效率上的问题。

技术实现思路

[0003]针对现有技术中存在的问题，本专利技术的目的在于提供一种半导体衬底，以至少实现提高半导体衬底的性能。
[0004]为实现上述目的，本专利技术提供了一种半导体衬底，半导体衬底包括第一线路层和电子元件，电子元件内埋于第一线路层内，电子元件的上表面相较于第一线路层的上表面倾斜。
[0005]在一些实施例中，半导体衬底中的电子元件的上表面处具有电子元件的第一端子。
[0006]在一些实施例中，半导体衬底还包括：第二线路层，位于第一线路层的上方，电子元件具有位于下表面处的第二端子，电子元件的第一端子和第二端子分别电连接第二线路层和第一线路层。
[0007]在一些实施例中，半导体衬底中的第二线路层具有电连接至第一端子的第一导电通孔。
[0008]在一些实施例中，半导体衬底中的第一端子和第二端子包括焊料。
[0009]在一些实施例中，半导体衬底中的第一端子和第二端子的形状不同。
[0010]在一些实施例中，半导体衬底中的第一导电通孔和第一端子接合的界面相较于第一线路层的上表面倾斜。第一导电通孔和第一端子接合的界面连接提供了更大的接触面积，以实现更低的电阻抗和更高的产量。
[0011]在一些实施例中，半导体衬底还包括：填充层，位于第一线路层和第二线路层之间，第一导电通孔穿过填充层电连接至第一端子，填充层包覆电子元件。
[0012]在一些实施例中，半导体衬底还包括：焊盘，位于下部电路层的下方，焊盘接触第二端子以及位于第二端子旁的填充层。焊盘接触第二端子，从而使得电子元件靠近焊盘，这有利于缩短电气路径。
[0013]在一些实施例中，半导体衬底中的填充层的下表面具有暴露的部分。
[0014]在一些实施例中，半导体衬底中的第一端子和第二端子接触第一线路层。
[0015]在一些实施例中，半导体衬底中的第一线路层中具有容置电子元件的开孔，开孔的侧壁与第一线路层的下表面不垂直。
[0016]在一些实施例中，半导体衬底中的电子元件的侧壁与第一线路层的下表面之间的夹角小于开孔的侧壁与第一线路层之间的夹角。
[0017]在一些实施例中，半导体衬底中的开孔的侧壁与第一线路层之间的夹角为10
°
至80
°
。
[0018]在一些实施例中，半导体衬底中的开孔的直径从下到上逐渐增大。
[0019]在一些实施例中，半导体衬底中的多个电子元件一一对应地位于多个开孔中，多个电子元件具有不同功能。从而可以使得在同一个衬底中放置不同种类的电子元件。
[0020]在一些实施例中，半导体衬底中的电子元件的顶面低于第一线路层的上表面。
[0021]在另一些实施例中，半导体衬底中的电子元件的顶面高于第一线路层的上表面。
[0022]在另一些实施例中，半导体衬底中的电子元件的顶面的部分低于第一线路层的上表面，电子元件的顶面的另一部分高于第一线路层的上表面。
[0023]在一些实施例中，半导体衬底中的第一线路层包括第一介电层以及位于第一介电层上的第二介电层，电子元件位于第一介电层和第二介电层中。
附图说明
[0024]图1和图2示出了现有技术中半导体衬底的结构示意图。
[0025]图3至图22B示出了根据本申请实施例的形成半导体衬底的过程。
[0026]图23至图25示出了根据本申请不同实施例的半导体衬底的结构示意图。
具体实施方式
[0027]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0028]而且，为了便于描述，在此可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
[0029]图1和图2示出了现有的内埋式衬底，其中，现有电子元件13通常是一颗一颗地放置在衬底中。图1的内埋式衬底的现有电子元件13的有源面朝上，当现有电子元件13需要与下方的线路层17进行连接时，如路径80所示，讯号从现有电子元件13的有源面经过通孔15、上方的线路层19、中间的线路层21传递至下方的线路层17。图2的内埋式衬底的现有电子元件13的有源面朝下，当现有电子元件13需要与上方的线路层19连接时，如线路81所示，讯号从现有电子元件13的有源面经过下方的线路层19、中间的线路层21传递至上方的线路层
19，当上方的线路层19需要向现有电子元件13传递/反馈信号时，也只能通过如路径89所示的与线路81相反的方向层层传递。现有设计在一个衬底中内埋多个相同种类的现有电子元件13不能实现衬底的多功能性。具有“板状”设计的现有电子元件13无论其有源面朝上或朝下，都具有长的电路路径，长的电路路径带来高电阻。现有技术难以在同一衬底中放置不同种类的电子元件，并且其通过导电通孔进行电子元件和线路层的互连也只能和下方的线路层/上方的线路层之一进行直接电连接。
[0030]以下将结合附图，对本申请的半导体衬底进行具体阐述。
[0031]参见图3，在金属板11上形成第一介电层31，进而沿箭头所示方向图案化第一介电层(例如，通过光刻工艺)。在一些实施例中，第一介电层31包括聚酰胺(polyamide，PA)材料。在一些实施例中，第一金属板11的材料包括铜。在一些实施例中，第一金属板11的材料是金属材料(例如，铜、银、金、铝、镍、钛、钯、铂等)或非金属材料(例如，石墨烯等)。
[0032]图4示出了图案化后的第一介电层31，其中具有开口34，进而在第一介电层31上和第一介电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体衬底，其特征在于，包括：第一线路层；电子元件，内埋于所述第一线路层内，所述电子元件的上表面相较于所述第一线路层的上表面倾斜。2.根据权利要求1所述的半导体衬底，其特征在于，所述电子元件的所述上表面处具有所述电子元件的第一端子。3.根据权利要求2所述的半导体衬底，其特征在于，还包括：第二线路层，位于所述第一线路层的上方，所述电子元件具有位于下表面处的第二端子，所述电子元件的所述第一端子和所述第二端子分别电连接所述第二线路层和所述第一线路层。4.根据权利要求3所述的半导体衬底，其特征在于，所述第二线路层具有电连接至所述第一端子的第一导电通孔。5.根据权利要去4所述的半导体衬底，其特征在于，所述第一导电通孔和所述第一端子接合的界面相较于所述第一线路层的上表面倾斜。6....

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：