具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法技术

本发明专利技术涉及一种具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法，肖特基势垒二极管包括：衬底层、成核层、缓冲层、异质结多沟道结构、本征GaN帽层、阳电极、阴电极和阳极场板，衬底层、成核层、缓冲层、异质结多沟道结构和本征GaN帽层依次层叠；阳电极设置在本征GaN帽层和异质结多沟道结构的一端；阴电极位于本征GaN帽层和异质结多沟道结构的另一端；阳极场板位于阳电极和本征GaN帽层上。该肖特基二极管中，本征厚GaN帽层结构能有效缓解势垒层表面态的作用来抑制电流崩塌，提高器件的可靠性；异质结多沟道结构能够提高电子迁移率，增大器件总二维电子气密度，减小材料方阻，减小串联电阻，实现器件在高频高压应用领域的利用率。率。率。

【技术实现步骤摘要】
具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法。

技术介绍

[0002]随着半导体技术的发展，以GaN、AlN、InN等为代表的III族氮化物半导体材料具有突出特点，在微波通讯、功率应用等领域得到了广泛应用。其中GaN材料具有较高的临界场强，电子饱和速率和极限工作温度以及较宽的禁带宽度，所以GaN材料是制作高频、高压、高温和大功率器件的理想材料。在对GaN器件的应用中，由于GaN功率器件是通过异质结接触，在异质结界面处形成高浓度的二维电子气(2DEG)来进行导电的，不存在少子的反向恢复，所以开关速度更快。因此，GaN基肖特基势垒二极管(Schottky Barrier Diode，SBD)具有低导通压降和极短的反向恢复时间对电路系统效率的提高引起了人们的高度重视并广泛应用。
[0003]但是，在GaN基肖特基势垒二极管的发展进程中，由于理论和工艺上的不足，器件的性能远没有达到理想水平，在AlGaN/GaN异质结肖特基二极管中，材料本身存在一定的缺陷，这主要是由于一般情况下GaN材料通过异质外延形成，从而产生额外的漏电路径，导致漏电流增大，影响器件的击穿电压。另一方面，AlGaN/GaN横向肖特基二极管由于导电路径接近器件表面，在高压状态下，表面态对器件有不可忽视的影响，在没有达到GaN材料的临界击穿电场时，高电场效应会对阳电极电子场致发射隧穿进入表面钝化层，这些隧穿的电子会中和AlGaN层的表面极化正电荷，而这些表面极化正电荷直接关系到异质结界面处2DEG的浓度大小，部分表面正电荷被中和会降低高密度的2DEG浓度，从而使横向AlGaN/GaN肖特基二极管输出电流明显减小。
[0004]总而言之，缓冲层缺陷和表面缺陷会导致电流崩塌效应，降低器件的输出功率。如果将GaN基肖特基二极管用于整流电路中，虽然多子导电而无少子积累，容易实现高频高效整流，但是耐压不高，无法应用在高压场景中。因此，研究并发展更高水平的GaN基肖特基势垒二极管成为国内外研究的重点方向之一，实现不受电荷存储效应影响的具有串联电阻小的耐高压GaN基肖特基势垒二极管作为优异的高压整流器件成为目前亟待解决的问题。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术实施例提供了一种具有本征GaN帽层和多沟道的肖特基势垒二极管，包括：衬底层、成核层、缓冲层、异质结多沟道结构、本征GaN帽层、阳电极、阴电极和阳极场板，其中，
[0007]所述衬底层、所述成核层、所述缓冲层、所述异质结多沟道结构和所述本征GaN帽层依次层叠；
[0008]所述阳电极设置在所述本征GaN帽层和所述异质结多沟道结构的一端，与所述异质结多沟道结构中的多沟道接触；(标红的地方均已确认)
[0009]所述阴电极位于所述本征GaN帽层和所述异质结多沟道结构的另一端，与所述异质结多沟道结构中的多沟道接触；
[0010]所述阳极场板位于所述阳电极和所述本征GaN帽层上。
[0011]在本专利技术的一个实施例中，所述异质结多沟道结构包括依次交替层叠的沟道层和势垒层，其中，底层沟道层位于所述缓冲层上。
[0012]在本专利技术的一个实施例中，所述异质结多沟道结构采用AlGaN/GaN类超晶格结构，所述类超晶格结构具有2～6个周期。
[0013]在本专利技术的一个实施例中，所述异质结多沟道结构中每个周期的AlGaN层的厚度为10～20nm，GaN层的厚度为10～100nm。
[0014]在本专利技术的一个实施例中，所述本征GaN帽层的厚度大于或等于10nm。
[0015]在本专利技术的一个实施例中，所述阳电极的底部位于所述异质结多沟道结构中底层沟道层上表面的下方，且所述阳电极的底部与所述异质结多沟道结构中底层沟道层上表面之间的距离为10～40nm。
[0016]在本专利技术的一个实施例中，位于所述本征GaN帽层上的所述阳极场板的长度为1μm～4μm。
[0017]本专利技术的另一个实施例提供了一种具有本征GaN帽层和多沟道的肖特基势垒二极管的制备方法，包括步骤：
[0018]S1、获取包括依次层叠的衬底层、成核层、缓冲层、异质结多沟道结构、本征GaN帽层的外延片，并在所述外延片上进行台面隔离；
[0019]S2、刻蚀所述外延片一端的所述本征GaN帽层和所述异质结多沟道结构形成阴极凹槽，并在所述阴极凹槽中淀积金属层，形成阴电极；
[0020]S3、刻蚀所述外延片另一端的所述本征GaN帽层和所述异质结多沟道结构形成阳极凹槽；
[0021]S4、在所述阳极凹槽中和所述阳极凹槽一侧的所述本征GaN帽层上淀积金属材料，形成阳电极和阳极场板。
[0022]在本专利技术的一个实施例中，所述异质结多沟道结构采用AlGaN/GaN类超晶格结构，所述类超晶格结构具有2～6个周期。
[0023]在本专利技术的一个实施例中，所述本征GaN帽层的厚度大于或等于10nm。
[0024]与现有技术相比，本专利技术的有益效果：
[0025]1、本专利技术的肖特基势垒二极管中，本征GaN帽层在GaN/AlGaN界面处形成二维空穴气(2DGH)，改善了电场峰值并且提高了器件的耐压能力，并且使得二维电子气(2DEG)沟道远离表面势能波动的影响，对抑制电流崩塌有显著的作用，器件的动态导通电阻退化现象相比于传统横向AlGaN/GaN肖特基二极管有了明显的改善。
[0026]2、本专利技术的肖特基势垒二极管中，采用异质结多沟道结构可以引入多层二维电子气沟道，提高电子迁移率，增大器件总二维电子气密度，减小串联电阻，降低材料方阻，大大提升器件的电学特型同时改善击穿电压，实现器件在高频高压应用领域的利用率。
附图说明
[0027]图1为本专利技术实施例提供的一种具有本征GaN帽层和多沟道的肖特基势垒二极管的结构示意图；
[0028]图2为本专利技术实施例提供的一种具有本征GaN帽层和多沟道的肖特基势垒二极管的制备方法流程图；
[0029]图3a～图3e为本专利技术实施例提供的一种具有本征GaN帽层和多沟道的肖特基势垒二极管的制备过程示意图。
具体实施方式
[0030]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0031]实施例一
[0032]请参见图1，图1为本专利技术实施例提供的一种具有本征GaN帽层和多沟道的肖特基势垒二极管的结构示意图。该肖特基势垒二极管为横向结构，包括衬底层1、成核层2、缓冲层3、异质结多沟道结构4、本征GaN帽层5、阳电极6、阴电极7和阳极场板8。
[0033]衬底层1、成核层2、缓冲层3、异质结多沟道结构4和本征GaN帽层5依次层叠。对本征GaN帽层5、异质结多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有本征GaN帽层和多沟道的肖特基势垒二极管，其特征在于，包括：衬底层(1)、成核层(2)、缓冲层(3)、异质结多沟道结构(4)、本征GaN帽层(5)、阳电极(6)、阴电极(7)和阳极场板(8)，其中，所述衬底层(1)、所述成核层(2)、所述缓冲层(3)、所述异质结多沟道结构(4)和所述本征GaN帽层(5)依次层叠；所述阳电极(6)设置在所述本征GaN帽层(5)和所述异质结多沟道结构(4)的一端，与所述异质结多沟道结构(4)中的多沟道接触；所述阴电极(7)位于所述本征GaN帽层(5)和所述异质结多沟道结构(4)的另一端，与所述异质结多沟道结构(4)中的多沟道接触；所述阳极场板(8)位于所述阳电极(6)和所述本征GaN帽层(5)上。2.根据权利要求1所述的具有本征GaN帽层和多沟道的肖特基势垒二极管，其特征在于，所述异质结多沟道结构(4)包括依次交替层叠的沟道层和势垒层，其中，底层沟道层位于所述缓冲层(3)上。3.根据权利要求1所述的具有本征GaN帽层和多沟道的肖特基势垒二极管，其特征在于，所述异质结多沟道结构(4)采用AlGaN/GaN类超晶格结构，所述类超晶格结构具有2～6个周期。4.根据权利要求3所述的具有本征GaN帽层和多沟道的肖特基势垒二极管，其特征在于，所述异质结多沟道结构(4)中每个周期的AlGaN层的厚度为10～20nm，GaN层的厚度为10～100nm。5.根据权利要求1所述的具有本征GaN帽层和多沟道的肖特基势垒二极管，其特征在于，所述本征GaN帽层(5)的厚度大于或等于10nm。6.根据权利要求...

【专利技术属性】
技术研发人员：张涛，李若晗，段小玲，张进成，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：