半导体存储装置及其制造方法制造方法及图纸

实施方式提供一种可减少因构造或材料不同可能产生的变形的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：积层体，交替逐层积层着多个导电层与多个绝缘层；多个第1板状部，是将所述积层体在它的积层方向贯通，同时在与所述积层方向交叉的第1方向横穿所述积层体的第1板状部，且空开间隙沿第1方向排列。排列。排列。

【技术实现步骤摘要】
半导体存储装置及其制造方法
[0001]相关申请
[0002]本申请享有以日本专利申请2020
‑
153342号(申请日：2020年9月11日)为基础申请的优先权。本申请通过参考所述基础申请而包含基础申请的所有内容。


[0003]本专利技术的实施方式涉及一种半导体存储装置及其制造方法。

技术介绍

[0004]例如，在具有3维构造的半导体存储装置中，具有交替逐层积层着多个导电层与多个绝缘层的积层体、及贯通积层体，沿积层体的积层方向设置着多个存储单元的存储器柱。这种半导体存储装置中，多个导电层作为存储单元的字线发挥功能。且，积层体的端部形成为将各导电层设为台阶面的阶梯形状，对作为所述台阶面的导电层连接接点。由于这种阶梯形状会降低字线的电阻，使半导体存储装置的动作高速化，所以倾向于设置在存储器柱形成的存储单元区域的中央部而非积层体的端部。
[0005]另一方面，倾向于将控制各存储单元的外围电路设置在存储单元区域下方。这是为了避免存储容量降低，且减小芯片面积。所述情况下，连接外围电路与存储单元区域上方的布线的贯通接点以贯通设置在存储单元区域内的绝缘部的方式设置。
[0006]因此，在存储单元区域，导电层与绝缘层的积层体、及无导电层的绝缘部混存。在这种绝缘部与积层体混存的情况下，有因源自材料不同的应力，导致各自变形的情况。

技术实现思路

[0007]本专利技术要解决的问题在于提供一种可降低因构造或材料不同而可能产生的变形的半导体存储装置及其制造方法。
[0008]实施方式的半导体存储装置具备：积层体，交替逐层积层着多个导电层与多个绝缘层；多个第1板状部，是将所述积层体在它的积层方向贯通，同时在与所述积层方向交叉的第1方向横穿所述积层体的第1板状部，且空开间隙地沿第1方向排列。
附图说明
[0009]图1是表示实施方式的半导体存储装置的一例的俯视图。
[0010]图2A是示意性表示在实施方式的半导体存储装置的存储器区域的长边方向延伸的贯通接触区域的附视图。
[0011]图2B是示意性表示在存储器区域的短边方向延伸的贯通接触区域的俯视图。
[0012]图3是示意性表示实施方式的半导体存储装置的阶梯区域的俯视图。
[0013]图4A是沿图3中的L1
‑
L1线的剖视图。
[0014]图4B是沿图3中的L2
‑
L2线的剖视图。
[0015]图5是沿图3中的L3
‑
L3线的剖视图。
[0016]图6是沿图3中的L4
‑
L4线的剖视图。
[0017]图7A～图7D是用来说明将氮化硅层置换为导电层的步骤的俯视图。
[0018]图8A是示意性表示本实施方式的变化例1的半导体存储装置的贯通接触区域的俯视图。
[0019]图8B是沿图8A中的L5
‑
L5线的剖视图。
[0020]图8C是沿图8A中的L6
‑
L6线的剖视图。
[0021]图9A～图9C是说明本实施方式的变化例1的半导体存储装置的贯通接触区域的形成方法的图。
[0022]图10A～图10C是继图9C后，说明本实施方式的变化例1的半导体存储装置的贯通接触区域的形成方法的图。
[0023]图11是继图10C后，说明本实施方式的变化例1的半导体存储装置的贯通接触区域的形成方法的图。
[0024]图12是示意性表示本实施方式的变化例2的半导体存储装置的贯通接触区域的俯视图。
具体实施方式
[0025]实施方式的半导体存储装置具备：积层体，交替逐层积层着多个导电层与多个绝缘层；多个第1板状部，是将所述积层体在它的积层方向贯通，同时在与所述积层方向交叉的第1方向横穿所述积层体的第1板状部，且空开间隙沿第1方向排列。
[0026]以下，一边参照附图，一边针对本专利技术的非限定的例示实施方式进行说明。附加的所有附图中，对相同或对应的部件或零件，标注相同或对应的参照符号，省略重复的说明。此外，附图并非旨在表示部件或零件间、或各种层厚度间的相对比，因此，具体的厚度或尺寸应参考以下的非限定性实施方式，由相关领域技术人员决定。
[0027]图1是表示实施方式的半导体存储装置的一例的俯视图。如图所示，半导体存储装置1具有存储器区域11、及包围其周围的外围区域12。此外，如下文所说明，至少在存储器区域11的下方，设置例如行译码器电路及感测放大器等控制各存储单元的外围电路。
[0028]存储器区域11具有贯通接触区域AC4X、AC4Y、单元区域CA及阶梯区域FSA。贯通接触区域AC4X沿半导体存储装置1的长边方向(第1方向)也就是X轴方向延伸，贯通接触区域AC4Y沿短边方向(第2方向)也就是Y轴方向延伸。此外，阶梯区域FSA位于存储器区域11的X轴方向的大致中央，沿Y轴方向延伸。
[0029]单元区域CA由贯通接触区域AC4X、AC4Y与阶梯区域FSA包围。在单元区域CA中，3维配置着多个存储单元。详细来说，单元区域CA具有：积层体SK(参照图4A等)，交替逐层积层着多个导电层与多个绝缘层；及多个存储器柱，沿积层体SK的积层方向也就是Z轴方向贯通积层体SK。如后所述，在存储器柱沿积层方向形成着多个存储单元。此外，积层体SK的导电层作为存储单元的字线发挥功能。
[0030]接着，一边参照图2A及图2B，一边针对贯通接触区域AC4X、AC4Y进行说明。图2A是示意性表示存储器区域11的贯通接触区域AC4X的俯视图，例如与图1中的区域R1对应。图2B是示意性表示存储器区域11的贯通接触区域AC4Y的俯视图，例如与图1中的区域R2对应。
[0031]如果参照图2A，那么贯通接触区域AC4X通过第1缝隙(第3板状部)ST1与单元区域
CA划开。此外，贯通接触区域AC4X具有：积层体ON，交替逐层在图中的Z轴方向积层着不同的绝缘层彼此；及贯通接点(导电体部)C4，在Z轴方向贯通所述积层体ON。贯通接点C4由例如钨或钼等金属形成。贯通接点C4是为了将设置在单元区域CA下方的外围电路，与例如单元区域CA的存储单元电连接而设置的。
[0032]另外，第1缝隙ST1遍及整个存储器区域11，在Y轴方向空开特定间隔沿X轴方向延伸，将单元区域CA的存储单元分割成存储器块。此外，第1缝隙ST1在半导体存储装置1的制造过程中，通过蚀刻积层体ON而形成，之后由氧化硅等绝缘材料嵌入。以下的说明中，为方便起见，将内部为空腔的情况、内部具有绝缘材料的情况都称为第1缝隙ST1。另外，也可在第1缝隙ST1中嵌入导电材料。由此，可将第1缝隙ST1作为布线利用。所述情况下，在第1缝隙ST1的内表面形成绝缘材料的衬垫层后，进一步在它的内侧嵌入导电材料。
[0033]接着，如果参照图2B，那么贯通接触区域AC4Y由2个单元区域CA划定，以横穿第1缝隙ST1的方式沿Y轴方向延伸。贯通接触区域AC4Y也具有积层体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其具备：积层体，交替逐层积层着多个导电层与多个绝缘层；多个第1板状部，是将所述积层体在它的积层方向贯通同时在与所述积层方向交叉的第1方向横穿所述积层体的多个第1板状部，且空开间隙沿第1方向排列。2.根据权利要求1所述的半导体存储装置，其中所述多个导电层中的每一个在所述积层方向及与所述第1方向交叉的第2方向，经由所述间隙在所述多个第1板状部的两侧相连。3.根据权利要求1所述的半导体存储装置，还具备：绝缘部，由所述积层体包围周围；导电部，在所述积层方向贯通所述绝缘部；及第2板状部，在所述积层方向贯通与所述多个第1板状部对向侧的所述积层体与所述绝缘部的边界部分，同时在所述第1方向横穿所述边界部分。4.根据权利要求1所述的半导体存储装置，其中在所述多个第1板状部中的至少一个的两侧，还具备阶梯构造，所述阶梯构造在所述第1方向延伸，所述多个导电层或所述多个绝缘层中的每一个成为台阶面，所述阶梯构造的所述台阶面在所述至少一个第1板状部的两侧，一级一级都不同。5.根据权利要求1所述的半导体存储装置，还具备：第1柱状体，是将所述积层体在它的积层方向贯通的第1柱状体，且在所述第1柱状体与所述导电层的接触部具有存储单元。6.一种半导体存储装置，其具备：第1积层体，交替逐层积层着多个第1绝缘层与多个第2绝缘层；第2积层体，交替逐层积层着多个导电层与所述多个第2绝缘层，配置在所述第1积层体周围；板状部，将所述第2积层体在它的积层方向贯通，且在与所述积层方向交叉的第1方向横穿所述第2积层体；及加宽部，与所述第1积层体对向地设置在所述板状部，具有比所述板状部的宽度更厚的宽度。7.根据权利要求6所述的半导体存储装置，其中所述板状部包含：第2板状部，在所述积层方向及与所述第1方向交叉的第2方向，与所述第1积层体相接。8.根据权利要求6所述的半导体存储装置，其中所述板状部包含：第2板状部，不具有所述加宽部；及第3板状部，具有所述加宽部；且所述第2板状部在所述积层方向及与所述第1方向交叉的第2方向，与所述第1积层体相接，在所述积层方向贯通所述第1积层体与所述第2积层体的边界部分，同时在所述第1方向横穿所述边界部分，所述第3板状部在所述第2方向上与所述第1积层体分离的位置，在所述第1方向横穿所述第2积层体。
9.根据权利要求6所述的半导体存储装置，还具备：布线部，设置在所述第1积层体的下方；及导电体部，将所述第1积层体在它的积层方向贯通，连接到所述布线部。10.根据权利要求6所述的半导体存储装置，还具备：第1柱状体，是将所述第2积层体在它的积层方向贯通的第1柱状体，且在所述第1柱状体与所述导电层的接触部具有存储单元。11.一种半导体存储装置的制造方法，其包含：形成交替逐层积层着多个导电层与多个绝缘层的积层体；以空开间隙沿第1方向排列的方式，形成将所述积层体在它的积层方向贯通，同时在与所述积层方向交叉的第1方向横穿所述积层体的多个第1板状部。12.根据权利要求11所述的半导体存储装置的制造方法，其中所述积层体的形成包含：交替逐层积层多个牺牲层与所述多个绝缘层，将所述多个牺牲层置换成所述多个导电层。13.根据权利要求12所述的半导体存储装置的制...

【专利技术属性】
技术研发人员：那波恭介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：