半导体装置制造方法及图纸

实施方式提供提高了树脂密封的气密性的半导体装置。半导体装置具备半导体元件和树脂。半导体元件包括半导体部、第一电极和第二电极。所述半导体部具有背面、与所述背面相反侧的表面、以及将所述背面与所述表面连接的侧面，所述第一电极设置于所述半导体部的所述背面上，所述第二电极设置于所述半导体部的所述表面上。所述半导体元件在所述侧面具有包围所述半导体部的槽。所述树脂对所述半导体元件进行气密密封并包括被填充于所述槽的内部的部分。分。分。

【技术实现步骤摘要】
Semiconductor：金属氧化物半导体)晶体管。此外，实施方式并不限定于以下的例子。半导体元件10也可以是二极管、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等。
[0014]如图1所示，半导体元件10包括半导体部11、第一电极13和第二电极15。第一电极13设置于半导体部11的背面上。第二电极15设置于半导体部11的表面上。半导体部11例如是硅。第一电极13及第二电极15例如是包含铝等的金属层。
[0015]半导体部11具有将其背面和表面连接的侧面。半导体部11具有设置于侧面的槽SG。槽SG例如沿X
‑
Y平面延伸。槽SG例如以包围半导体部11的方式设置。
[0016]半导体元件10例如被安装在引线21之上。引线21例如是包含铜的金属板。半导体元件10将第一电极13朝向引线21安装。半导体元件10例如经由焊料25与引线21电连接。
[0017]半导体元件10例如经由金属线17与引线23电连接。引线23例如是包含铜的金属板。金属线17被接合于第二电极15以及引线23。金属线17例如是金线。
[0018]半导体元件10使用树脂20进行气密密封。树脂20例如是环氧树脂。树脂20以覆盖半导体元件10、金属线17、引线21及23的方式成形。引线21具有设置于树脂20之中的安装部和从树脂20延伸出的端子。引线23具有设置于树脂20之中并与金属线17连接的接合部和从树脂20延伸出的其他端子。
[0019]树脂20包括被填充到在半导体部11的侧面设置的槽SG的内部的部分。由此，能够提高半导体元件10与树脂20之间的紧贴强度。另外，通过设置槽SG，由此能够经由树脂20与引线21的界面以及树脂20与半导体部11的界面，使从树脂20的外侧到第二电极15的沿面距离延长。由此，能够抑制外部气体向半导体元件10的活性区域的侵入。
[0020]接着，参照图2A～图4C，对实施方式的半导体元件10的制造方法进行说明。图2A～图4C是表示将半导体元件10芯片化的过程的示意剖视图。
[0021]如图2A所示，使用在半导体晶片50的表面上形成的蚀刻掩模61形成槽G1。半导体晶片50例如为硅晶片。在半导体晶片50的背面上形成第一电极13。在半导体晶片50的表面上形成第二电极15。在半导体晶片50与第二电极15之间，例如设置未图示的MOS构造。
[0022]蚀刻掩模61形成为覆盖第二电极15。蚀刻掩模61例如是抗蚀剂膜。蚀刻掩模61具有开口61f。开口61f例如沿着半导体晶片50的切割线形成。
[0023]槽G1例如通过使用六氟化硫(SF6)作为蚀刻气体的各向异性的干式蚀刻来形成。槽G1通过使用蚀刻掩模61将半导体晶片50选择性地去除至规定的深度而形成。
[0024]如图2B所示，形成将槽G1的内表面覆盖的保护膜63。保护膜63例如是碳膜。保护膜63例如通过以C4F8等特氟隆(注册商标)系气体为原料的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)而沉积。保护膜63也以覆盖蚀刻掩模61的方式形成。
[0025]如图2C所示，选择性地去除将保护膜63的槽G1的底面覆盖的部分。保护膜63例如通过各向异性的干式蚀刻，留下沉积在槽G1的内壁上的部分而被去除。即，保护膜63的沉积在蚀刻掩模61的上表面的部分也被去除。
[0026]如图2D所示，在半导体晶片50之中形成槽SG。槽SG通过经由蚀刻掩模61的开口61f和槽G1将半导体晶片50选择性地去除而形成。槽SG例如使用各向同性的干式蚀刻而形成。由于槽G1的内壁被保护膜63覆盖，因此蚀刻从槽G1的底面起进行，通过侧面蚀刻形成在横向上扩展的空洞。在将各向同性干式蚀刻的速度设为恒定的情况下，槽SG的蚀刻时间比槽
G1的蚀刻时间长。
[0027]用于形成槽SG的蚀刻例如优选在通过各向同性干式蚀刻而使保护膜63消失之前停止。为了扩大槽SG的横宽，例如，较厚地形成保护膜63而延长蚀刻时间。
[0028]如图3A所示，以覆盖槽SG的内表面的方式再次形成保护膜63。保护膜63以将槽G1的内壁及蚀刻掩模61都覆盖的方式形成。
[0029]如图3B所示，例如通过各向异性的干式蚀刻选择性地去除在保护膜63的槽SG的底面所沉积的部分。保护膜63经由蚀刻掩模61的开口61f、槽G1而被选择性地去除。保护膜63保留在槽G1的内壁以及槽SG的内壁上沉积的部分而被选择性地去除。在槽SG的底面，保护膜63被去除的区域的宽度WE例如与槽G1的X方向的宽度WT相同，或比WT宽。
[0030]如图3C所示，在槽SG的下方形成槽G2。槽G2通过在槽SG的底面经由将保护膜63选择性地去除的部分将半导体晶片50选择性地去除而形成。槽G2例如通过各向异性的干式蚀刻而形成。另外，在将各向同性干式蚀刻的速度设为恒定的情况下，槽G2的蚀刻时间比槽SG的蚀刻时间短。另外，槽G2的蚀刻时间被设定为与槽G1的蚀刻时间相同或比其长。
[0031]如图4A所示，以覆盖槽G2的内表面的方式再次形成保护膜63。保护膜63以将槽G1的内壁、槽SG的内壁以及蚀刻掩模61都覆盖的方式形成。
[0032]如图4B所示，例如通过各向异性的干式蚀刻选择性地去除在保护膜63的槽G2的底面上沉积的部分。保护膜63经由蚀刻掩模61的开口61f、槽G1以及槽G2而被选择性地去除。
[0033]接着，反复进行半导体晶片50的选择性去除、保护膜63的形成以及保护膜63的选择性去除，由此形成从半导体晶片50的表面连通至背面的分离槽DG。由此，半导体晶片50被分割成多个半导体部11，如图4C所示，半导体元件10被芯片化。最后，蚀刻掩模61和保护膜63例如通过氧灰化而被去除。
[0034]如图4C所示，分离槽DG的比槽SG靠下的区域的宽度WB形成为比槽SG靠上的区域的宽度WT宽。即，半导体部11形成为位于槽SG的上方的部分比位于槽SG下方的部分更向外侧突出的形状。由此，能够进一步提高半导体元件10与树脂20之间的紧贴强度。
[0035]图5A及图5B是表示实施方式的半导体元件10的示意图。图5A是半导体元件10的剖视图。图5B是表示半导体元件10的表面的俯视图。
[0036]图5A表示通过上述的芯片化方法形成的半导体元件10的剖面。如图5A所示，半导体部11具有槽SG和分别与槽G1及G2对应的凹部。槽SG的X方向的深度Rd比各个凹部的X方向的深度深。槽SG的深度Rd为凹部的深度的2倍以上。另外，槽SG的Z方向的宽度Rw比凹部的Z方向的宽度宽。
[0037]另外，在图2A～图2C所示的例子中，示出了形成1个槽G1的过程，但并不限定于此。例如，也可以通过反复进行半导体晶片50的选择蚀刻、保护膜63的形成以及保护膜63的选择性去除，从而在Z方向上形成较深的槽G1。
[0038]如图5B所示，半导体元件10除了第二电极15以外，还具有控制电极16。在该例子中，第一电极13(参本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：半导体元件，包括半导体部、第一电极和第二电极，所述半导体部具有背面、与所述背面相反侧的表面、以及将所述背面与所述表面连接的侧面，所述第一电极设置于所述半导体部的所述背面上，所述第二电极设置于所述半导体部的所述表面上，所述半导体元件在所述侧面具有包围所述半导体部的槽；以及树脂，对所述半导体元件进行气密密封，所述树脂包括被填充于所述槽的内部的部分。2.根据权利要求1所述的半导体装置，其中，在所述半导体部的所述背面侧还具备经由所述第一电极连接的基材，所述树脂在所述基材上覆盖所述半导体元件，所述半导体部具有：第一部分，位于比所述槽靠上方的水平的位置；以及第二部分，位于所述半导体部的所述槽与所述基材之间的水平的位置，所述第一部分被设置为在与所述半导体部的所述表面平行的方向上比所述第二部分更向所述树脂侧突出。3.根据权利要求2所述的半导体装置，其中，所述基材包括：安装部，与所述半导体元件电连接，并被封在所述树脂的内部；以及端子，从所述树脂延伸出。4.根据权利要求1所述的半导体装置，其中，所述半导体部的所述侧面具有多个凹部，在与所述侧面正交的方向上，所述槽的深度为所述侧面的所述多个凹部的深度的2倍以上。5.根据权利要求1所述的半导体装置，其中，与所述...

【专利技术属性】
技术研发人员：田近拓巳，大田浩史，新田峻介，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：