自适应关闭时间产生电路及降压转换器制造技术

本发明专利技术揭示了一种自适应关闭时间产生电路及降压转换器，所述自适应关闭时间产生电路包括：电流产生电路单元，包括第一电流产生电路及第二电流产生电路，第一电流产生电路用于产生正比输入电源的第一电流IC，第二电流产生电路用于产生正比输入输出电源差的第二电流IB；自适应关闭时间产生单元，用于根据第一电流IC及第二电流IB产生自适应关闭时间。本发明专利技术能够产生自适应关闭时间，且该时间仅与电路中无源器件的大小(RC)和输出/输入电源电压比例(VO/VI)相关；第一电流产生电路避免运算放大器的使用，既降低了电路的设计难度，又减少了电流的消耗；第二电流产生电路完美解决了输出最小电压受限的问题，使得输出电压可以从0V一直工作至输入电压。直工作至输入电压。直工作至输入电压。

【技术实现步骤摘要】
自适应关闭时间产生电路及降压转换器


[0001]本专利技术属于降压转换器
，具体涉及一种自适应关闭时间产生电路及降压转换器。

技术介绍

[0002]随着电子技术的不断发展，电源类集成电路逐渐成为电子产品中一个成熟且重要的分支。其中，开关电源由于其高效的特性一直占据着电源产品中的主导位置，从而衍生出不同的功能拓扑与控制架构。自适应关断时间与电压(电流)模相结合的控制模式由于其良好的稳定性以及近似稳定的开关频率等优异特性受到了很多公司和研究机构的青睐与采用。
[0003]现有技术(公开号为CN111245233A的中国专利申请)中公开了一种用于降压型开关电源(降压转换器)的自适应关断时间产生电路。
[0004]图1为现有技术中自适应关断时间与电压模相结合的控制模式原理图。当反馈电压Vfb高于参考电压Vref时，逻辑电路关闭功率管MHS，打开整流管MLS，同时自适应关断时间产生电路根据输入输出电压的大小进行计时；计时完毕后，自适应关断时间产生电路产生信号控制功率管MHS导通并关闭整流管MLS，如此循环往复。
[0005]图2为现有技术中自适应关断时间产生电路的原理图，由正比输入电压的电流产生电路1以及自适应关断时间产生核心电路2组成。电路1产生正比于Vin且反比于(R1+R2)的电流，电路2在电阻R3上产生参考电压(Vin
‑
Vout)*R3/R5，另外通过电流Vin/(R1+R2)对电容C1充电并与参考电压进行比较的方式产生只与电阻电容和Vout/Vin有关的时间信号。r/>[0006]上述现有技术为一种较为简洁的自适应关断时间产生方案，但是仍然存在以下不足：
[0007](1)正比输入电压的电流产生电路1采用运算放大器的方案，运算放大器的引入一方面给设计增加了一定的复杂度，另一方面增加了功率损耗；
[0008](2)自适应关断时间产生核心电路2采用的电流镜方案使得最低的输出电压大小为V
R3
+V
DS11
+V
SG9
，该方案对输出电源电压的要求过高。
[0009]因此，针对上述技术问题，有必要提供一种自适应关闭时间产生电路及降压转换器。

技术实现思路

[0010]有鉴于此，本专利技术的目的在于提供一种自适应关闭时间产生电路及降压转换器。
[0011]为了实现上述目的，本专利技术一实施例提供的技术方案如下：
[0012]一种自适应关闭时间产生电路，应用于降压转换器，所述自适应关闭时间产生电路包括：
[0013]电流产生电路单元，包括第一电流产生电路及第二电流产生电路，第一电流产生电路用于产生正比输入电源的第一电流IC，第二电流产生电路用于产生正比输入输出电源
差的第二电流IB；
[0014]自适应关闭时间产生单元，用于根据第一电流IC及第二电流IB产生自适应关闭时间。
[0015]一实施例中，所述第一电流产生电路包括第一使能开关S0、第一电阻R1、第二电阻R2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7，其中：
[0016]第三晶体管M3、第四晶体管M4、第五晶体管M5为NMOS管，第六晶体管M6及第七晶体管M7为PMOS管；
[0017]第一使能开关S0的第一端与输入电源VI相连，第二端与第一电阻R1的第一端相连；
[0018]第三晶体管M3的漏极与第一电阻R1的第二端相连，源极与基准电位相连；
[0019]第六晶体管M6的源极与电源电压Vdd相连，栅极与漏极短接，漏极与第五晶体管M5的漏极相连，第五晶体管M5的源极与基准电位相连，栅极与第三晶体管M3的栅极相连；
[0020]第四晶体管M4的栅极与第三晶体管M3的漏极相连，源极与第三晶体管M3的栅极及第五晶体管M5的栅极相连，漏极与第六晶体管M6的漏极及第五晶体管M5的漏极相连；
[0021]第二电阻R2的第一端与第四晶体管M4的源极相连，第二端与基准电位相连；
[0022]第七晶体管M7的源极与电源电压Vdd相连，栅极与第六晶体管M6的栅极相连，漏极输出第一电流IC。
[0023]一实施例中，所述第一电流产生电路中，第一电阻R1的阻值为2R，第二电阻R2的阻值为R，第六晶体管M6与第七晶体管M7构成电流比为1：1的电流镜；
[0024]第一使能开关S0闭合后，流经第三晶体管M3及第四晶体管M4的电流为VGS为第三晶体管M3及第四晶体管M4的栅源电压；
[0025]流经第三晶体管M3的电流I3与流经第五晶体管M5的电流I5相等，流经第四晶体管M4的电流流经第六晶体管的电流I6与流经第七晶体管M7的第一电流IC相等；
[0026]第一电流为
[0027]一实施例中，所述第二电流产生电路包括第三电阻R3、第一晶体管M1、第二晶体管M2、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21，其中：
[0028]第一晶体管M1、第二晶体管M2、第八晶体管M8、第九晶体管M9、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21为PMOS管，第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16为NMOS管；
[0029]第八晶体管M8的源极与电源电压Vdd相连，栅极与第六晶体管M16的栅极相连，漏极与第一晶体管M1的源极相连，第一晶体管M1的栅极驱动电压为VI_D，漏极与第十晶体管M10的漏极相连，第十晶体管M10的栅极与漏极短接，源极与基准电位相连；
[0030]第三电阻R3的第一端与第一晶体管M1的源极相连，第二端与第二晶体管M2的源极相连，第二晶体管M2的栅极驱动电压为VO_D，漏极与第十一晶体管M11的漏极相连，第十一
晶体管M11的栅极与漏极短接，源极与基准电位相连；
[0031]第九晶体管M9的源极与电源电压Vdd相连，栅极与第六晶体管M6的栅极相连，漏极与第十二晶体管M12的漏极相连，第十二晶体管M12的栅极与第十一晶体管M11的栅极相连，源极与基准电位相连；
[0032]第十七晶体管M17的源极与电源电压Vdd相连，漏极与第八晶体管M8的漏极相连，栅极与第十八晶体管M18的栅极相连，第十八晶体管M18的源极与电源电压Vdd相连，漏极与第十三晶体管M13的漏极相连，第十三晶体管M13的栅极与第十一晶体管M11的栅极相连，源极与基准电位相连；
[0033]第十九晶体管M19的源极与电源电压Vdd相连，漏极与第三电阻R3的第二端相连，栅极与第二十晶体管M20的栅极相连，第二十晶体管M20的源极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应关闭时间产生电路，应用于降压转换器，其特征在于，所述自适应关闭时间产生电路包括：电流产生电路单元，包括第一电流产生电路及第二电流产生电路，第一电流产生电路用于产生正比输入电源的第一电流IC，第二电流产生电路用于产生正比输入输出电源差的第二电流IB；自适应关闭时间产生单元，用于根据第一电流IC及第二电流IB产生自适应关闭时间。2.根据权利要求1所述的自适应关闭时间产生电路，其特征在于，所述第一电流产生电路包括第一使能开关S0、第一电阻R1、第二电阻R2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7，其中：第三晶体管M3、第四晶体管M4、第五晶体管M5为NMOS管，第六晶体管M6及第七晶体管M7为PMOS管；第一使能开关S0的第一端与输入电源VI相连，第二端与第一电阻R1的第一端相连；第三晶体管M3的漏极与第一电阻R1的第二端相连，源极与基准电位相连；第六晶体管M6的源极与电源电压Vdd相连，栅极与漏极短接，漏极与第五晶体管M5的漏极相连，第五晶体管M5的源极与基准电位相连，栅极与第三晶体管M3的栅极相连；第四晶体管M4的栅极与第三晶体管M3的漏极相连，源极与第三晶体管M3的栅极及第五晶体管M5的栅极相连，漏极与第六晶体管M6的漏极及第五晶体管M5的漏极相连；第二电阻R2的第一端与第四晶体管M4的源极相连，第二端与基准电位相连；第七晶体管M7的源极与电源电压Vdd相连，栅极与第六晶体管M6的栅极相连，漏极输出第一电流IC。3.根据权利要求2所述的自适应关闭时间产生电路，其特征在于，所述第一电流产生电路中，第一电阻R1的阻值为2R，第二电阻R2的阻值为R，第六晶体管M6与第七晶体管M7构成电流比为1：1的电流镜；第一使能开关S0闭合后，流经第三晶体管M3及第四晶体管M4的电流为VGS为第三晶体管M3及第四晶体管M4的栅源电压；流经第三晶体管M3的电流I3与流经第五晶体管M5的电流I5相等，流经第四晶体管M4的电流流经第六晶体管的电流I6与流经第七晶体管M7的第一电流IC相等；第一电流为4.根据权利要求2所述的自适应关闭时间产生电路，其特征在于，所述第二电流产生电路包括第三电阻R3、第一晶体管M1、第二晶体管M2、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21，其中：第一晶体管M1、第二晶体管M2、第八晶体管M8、第九晶体管M9、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21为PMOS管，第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十
五晶体管M15、第十六晶体管M16为NMOS管；第八晶体管M8的源极与电源电压Vdd相连，栅极与第六晶体管M16的栅极相连，漏极与第一晶体管M1的源极相连，第一晶体管M1的栅极驱动电压为VI_D，漏极与第十晶体管M10的漏极相连，第十晶体管M10的栅极与漏极短接，源极与基准电位相连；第三电阻R3的第一端与第一晶体管M1的源极相连，第二端与第二晶体管M2的源极相连，第二晶体管M2的栅极驱动电压为VO_D，漏极与第十一晶体管M11的漏极相连，第十一晶体管M11的栅极与漏极短接，源极与基准电位相连；第九晶体管M9的源极与电源电压Vdd相连，栅极与第六晶体管M6的栅极相连，漏极与第十二晶体管M12的漏极相连，第十二晶体管M12的栅极与第十一晶体管M11的栅极相连，源极与基准电位相连；第十七晶体管M17的源极与电源电压Vdd相连，漏极与第八晶体管M8的漏极相连，栅极与第十八晶体管M18的栅极相连，第十八晶体管M18的源极与电源电压Vdd相连，漏极与第十三晶体管M13的漏极相连，第十三晶体管M13的栅极与第十一晶体管M11的栅极相连，源极与基准电位相连；第十九晶体管M19的源极与...

【专利技术属性】
技术研发人员：卢宇，严之嶽，尹虎君，
申请(专利权)人：新际芯北京科技有限公司，
类型：发明
国别省市：