一种高速信号任意发生器制造技术

本发明专利技术公开了一种高速信号任意发生器，属于波形发生器技术领域，要解决的技术问题为如何提供一种任意信号发生器，通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出。包括：PXIe接口，用于与服务器或上位机电连接，接收服务器或上位机下发的任意波形数据；FPGA芯片，用于对所述任意波形数据进行翻译，得到翻译后波形数据；DAC芯片，用于对翻译后波形数据进行数模转换；DAC后端电路，用于对模型信号进行放大滤波处理；SMA端子，用于输出处理后模拟信号；时钟电路，用于从PXIe接口获取两路参考时钟，并用于对两路参考时钟进行PLL锁相后，分别为所述DAC芯片和FPGA芯片提供同步时钟。芯片提供同步时钟。芯片提供同步时钟。

【技术实现步骤摘要】
一种高速信号任意发生器


[0001]本专利技术涉及波形发生器
，具体地说是一种高速信号任意发生器。

技术介绍

[0002]信号源有很多种，包括正弦波信号源，函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。一般来讲任意波形发生器，是一种特殊的信号源，综合具有其它信号源波形生成能力，因而适合各种仿真实验的需要。
[0003]任意波形发生器是仿真实验的最佳仪器，任意波形发生器是信号源的一种，它具有信号源所有的特点。我们传统都认为信号源主要给被测电路提供所需要的已知信号(各种波形)，然后用其它仪表测量感兴趣的参数。可见信号源在电子实验和测试处理中，并不测量任何参数而是根据使用者的要求，仿真各种测试信号，提供给被测电路，以达到测试的需要。
[0004]基于上述分析，如何提供一种任意信号发生器，通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出，是需要解决的技术问题。

技术实现思路

[0005]本专利技术的技术任务是针对以上不足，提供一种高速信号任意发生器，来解决如何提供一种任意信号发生器，通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出的问题。
[0006]本专利技术的一种高速信号任意发生器，包括：
[0007]PXIe接口，所述PXIe接口用于与服务器或上位机电连接，接收服务器或上位机下发的任意波形数据；
[0008]FPGA芯片，所述FPGA芯片与所述PXIe接口电连接，用于对所述任意波形数据进行翻译，得到翻译后波形数据；
[0009]DAC芯片，所述DAC芯片与所述FPGA芯片电连接，用于对翻译后波形数据进行数模转换，得到模拟信号；
[0010]DAC后端电路，所述DAC后端电路与所述FPGA芯片电连接，用于对模型信号进行放大滤波处理，得到处理后模拟信号；
[0011]SMA端子，所述DAC后端电路与所述SMA端子电连接，用于输出处理后模拟信号；
[0012]时钟电路，所述时钟电路的输入端与所述PXIe接口电连接，用于从PXIe 接口获取两路参考时钟，并用于对两路参考时钟进行PLL锁相后，分别为所述DAC芯片和FPGA芯片提供同步时钟。
[0013]作为优选，所述时钟电路具有一个输入端和两个输出端，输入端与所述 PXIe接口电连接，用于从PXIe接口获取两路参考时钟，一个输出端与所述 SAM端子连接，用于为其它板卡提供参考时钟，另一个输出端与FPGA芯片电连接，用于为FPGA芯片和DAC芯片提供同步时钟。
[0014]作为优选，所述同步时钟电路包括：
[0015]时钟Buffer，所述时钟Buffer的输入端与所述PXIe芯片电连接，用于接收PXIe芯片提供的第一路参考时钟，并将第一路参考时钟以多路的形式输出；
[0016]二选一开关，所述二选一开关的输入端分别与所述PXIe芯片和所述时钟Buffer电连接，所述二选一开关的输出端与所述SMA端子电连接，用于二选一的将第一路参考时钟和第二路参考时钟中的一路参考时钟通过SMA 端子提供至其它板卡；
[0017]时钟缓冲器，所述时钟缓冲器与所述时钟Buffer电连接，并与所述FPGA 芯片电连接，用于为FPGA芯片提供同步时钟。
[0018]作为优选，所述DAC芯片配置有SPI接口和JESD接口，
[0019]所述SPI接口作为功能配置接口与所述FPGA芯片电连接，所述FPGA 芯片通过SPI接口配置DAC芯片的功能；
[0020]所述JESD接口作为数据交互接口与所述FPGA芯片电连接，通过JESD 接口所述DAC芯片与所述FPGA芯片进行高速数字交互。
[0021]更优的，还包括内存芯片，所述内存芯片至少一个，并均与FPGA芯片电连接。
[0022]作为优选，内存芯片为DDR4内存芯片。
[0023]更优的，还包括FLASH芯片，所述FLASH芯片至少一个，并均与FPGA 芯片电连接。
[0024]作为优选，所述FLASH芯片为SPI Flash芯片。
[0025]更优的，还包括电源/管理接口，所述电源/管理接口与所述FPGA芯片电连接，用于为FPGA芯片提供电能。
[0026]本专利技术的一种高速信号任意发生器具有以下优点：通过PXIe接口与服务器或上位机交互，FPGA芯片对波形数据翻译后，由DAC芯片将数字信号转换为模拟信号，并通过DAC后端电路对模拟信信号放大滤波处理，同时，通过时钟电路现对PXIe接口的两路参考时钟进行PLL锁相后，分别为DAC芯片和FPGA 芯片提供同步时钟，该发生器实现了任意波形的转换，且该结构设计合理、结构简单，具有很好的推广使用价值。
附图说明
[0027]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]下面结合附图对本专利技术进一步说明。
[0029]图1为实施例一种高速信号任意发生器的组成原理框图；
[0030]图2为实施例一种高速信号任意发生器的内存芯片配置；
[0031]图3为实施例一种高速信号任意发生器的电源网络配置；
[0032]图4为实施例一种高速信号任意发生器中DAC芯片的结构框图；
[0033]图5为实施例一种高速信号任意发生器中AD9163的JESD204B接口支持的 Subclass 1的架构图；
[0034]图6为实施例一种高速信号任意发生器中时钟电路的原理框图；
[0035]图7为实施例一种高速信号任意发生器中DAC与后端模拟电路部分。
具体实施方式
[0036]下面结合附图和具体实施例对本专利技术作进一步说明，以使本领域的技术人员可以更好地理解本专利技术并能予以实施，但所举实施例不作为对本专利技术的限定，在不冲突的情况下，本专利技术实施例以及实施例中的技术特征可以相互结合。
[0037]本专利技术实施例提供一种高速信号任意发生器，用于解决如何提供一种任意信号发生器，通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出的技术问题。
[0038]实施例：
[0039]本专利技术一种高速信号任意发生器，包括PXIe接口、FPGA芯片、DAC芯片、 SMA端子和时钟电路，PXIe接口用于与服务器或上位机电连接，接收服务器或上位机下发的任意波形数据；FPGA芯片与所述PXIe接口电连接，用于对所述任意波形数据进行翻译，得到翻译后波形数据；DAC芯片与所述FPGA芯片电连接，用于对翻译后波形数据进行数模转换，得到模拟信号；DAC后端电路与 FPGA芯片电连接，用于对模型信号进行放大滤波处理，得到处理后模拟信号； DAC后端电路与所述SMA端子电连接，用于输出处理后模拟信号；时钟电路的输入端与所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速信号任意发生器，其特征在于包括：PXIe接口，所述PXIe接口用于与服务器或上位机电连接，接收服务器或上位机下发的任意波形数据；FPGA芯片，所述FPGA芯片与所述PXIe接口电连接，用于对所述任意波形数据进行翻译，得到翻译后波形数据；DAC芯片，所述DAC芯片与所述FPGA芯片电连接，用于对翻译后波形数据进行数模转换，得到模拟信号；DAC后端电路，所述DAC后端电路与所述FPGA芯片电连接，用于对模型信号进行放大滤波处理，得到处理后模拟信号；SMA端子，所述DAC后端电路与所述SMA端子电连接，用于输出处理后模拟信号；时钟电路，所述时钟电路的输入端与所述PXIe接口电连接，用于从PXIe接口获取两路参考时钟，并用于对两路参考时钟进行PLL锁相后，分别为所述DAC芯片和FPGA芯片提供同步时钟。2.根据权利要求1所述的一种高速信号任意发生器，其特征在于所述时钟电路具有一个输入端和两个输出端，输入端与所述PXIe接口电连接，用于从PXIe接口获取两路参考时钟，一个输出端与所述SAM端子连接，用于为其它板卡提供参考时钟，另一个输出端与FPGA芯片电连接，用于为FPGA芯片和DAC芯片提供同步时钟。3.根据权利要求2所述的一种高速信号任意发生器，其特征在于所述同步时钟电路包括：时钟Buffer，所述时钟Buffer的输入端与所述PXIe芯片电连接，用于接收PXIe芯片提供的第一路参考时钟，并将第一路参考时钟以多路的形式输出；二选一开关，所述二选一开关的输入端分别与所述PXIe芯片和所述时钟Buffer电...

【专利技术属性】
技术研发人员：胡广建，李清石，张孝飞，刘强，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：