【技术实现步骤摘要】
半导体器件和包括该半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年9月8日向韩国知识产权局提交的、申请号为10
‑
2020
‑
0114687的韩国专利申请的优先权，其公开内容通过引用整体结合到本文中。
[0003]本公开的示例实施例涉及一种半导体器件和包括该半导体器件的数据存储系统。
技术介绍
[0004]需要一种用于在需要数据存储的电子系统中存储高容量数据的半导体器件。因此，已经研究了用于增加半导体器件的数据存储容量的措施。例如，作为一种用于增加半导体器件的数据存储容量的方法，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件。
技术实现思路
[0005]本公开的示例实施例提供一种提高集成密度和可靠性的半导体器件。
[0006]本公开的示例实施例提供了一种包括半导体器件的电子系统。
[0007]根据本公开的示例实施例，一种半导体器件，包括：下部结构，该下部结构包括外围电路；堆叠结构，该堆叠结构包括交替堆叠在下部结构上的层间绝缘层和水平层，其中堆叠结构被设置在存储器单元区域和与存储器单元区域相邻的阶梯区域中，并且堆叠结构在阶梯区域中具有阶梯形状；封盖绝缘结构，该封盖绝缘结构覆盖下部结构上的堆叠结构；第一坝竖直结构，该第一坝竖直结构在阶梯区域中穿透堆叠结构并且延伸到封盖绝缘结构中，其中第一坝竖直结构将堆叠结构划分为栅极堆叠区域和绝缘体堆叠区域，并且在水平层中，被设置在栅极堆叠...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：下部结构，所述下部结构包括外围电路；堆叠结构，所述堆叠结构包括交替堆叠在所述下部结构上的层间绝缘层和水平层，其中所述堆叠结构被设置在存储器单元区域和与所述存储器单元区域相邻的阶梯区域中，并且所述堆叠结构在所述阶梯区域中具有阶梯形状；封盖绝缘结构，所述封盖绝缘结构覆盖所述下部结构上的所述堆叠结构；第一坝竖直结构，所述第一坝竖直结构在所述阶梯区域中穿透所述堆叠结构并且延伸到所述封盖绝缘结构中，其中所述第一坝竖直结构将所述堆叠结构划分为栅极堆叠区域和绝缘体堆叠区域，并且在所述水平层中，被设置在所述栅极堆叠区域中的水平层是栅极水平层，被设置在所述绝缘体堆叠区域中的水平层是绝缘水平层；存储器竖直结构，所述存储器竖直结构在所述存储器单元区域中穿透所述栅极堆叠区域；支撑体竖直结构，所述支撑体竖直结构在所述阶梯区域中穿透所述栅极堆叠区域并且延伸到所述封盖绝缘结构中；以及多个分离结构，所述多个分离结构穿透所述栅极堆叠区域并且延伸到所述封盖绝缘结构中，其中：所述分离结构中的至少一个包括：第一侧表面、不与所述第一侧表面垂直对齐的第二侧表面、以及从所述第一侧表面延伸到所述第二侧表面的连接侧表面，以及所述分离结构的所述连接侧表面被设置在比所述堆叠结构的所述栅极水平层的最上栅极水平层的水平高的水平上。2.根据权利要求1所述的半导体器件，其中所述连接侧表面的至少一部分被设置在与所述存储器竖直结构、所述支撑体竖直结构、和所述第一坝竖直结构中的至少一个的上表面的水平相同的水平上。3.根据权利要求1所述的半导体器件，其中：所述存储器竖直结构、所述支撑体竖直结构、和所述第一坝竖直结构具有彼此共面的上表面，以及所述连接侧表面的至少一部分被设置在与所述存储器竖直结构、所述支撑体竖直结构、和所述第一坝竖直结构的上表面的水平相同的水平上。4.根据权利要求1所述的半导体器件，其中所述存储器竖直结构、所述支撑体竖直结构、和所述第一坝竖直结构中的每个包括：间隙填充绝缘层；沟道材料层，所述沟道材料层覆盖所述间隙填充绝缘层的外表面和底表面；第一介电层，所述第一介电层覆盖所述沟道材料层的外表面和底表面；数据存储材料层，所述数据存储材料层覆盖所述第一介电层的外表面和底表面；第二介电层，所述第二介电层覆盖所述数据存储材料层的外表面和底表面；以及焊盘材料层，所述焊盘材料层在所述间隙填充绝缘层上。5.根据权利要求4所述的半导体器件，其中：所述存储器竖直结构还包括被设置在所述存储器竖直结构的间隙填充绝缘层中的空隙，
作为所述分离结构中的一个的第一分离结构具有在第一水平方向上延伸的线性形状，所述第一分离结构包括分离间隙填充材料层和被设置在所述分离间隙填充材料层中的空隙，以及所述第一分离结构的空隙的最大宽度大于所述存储器竖直结构的空隙的最大宽度。6.根据权利要求4所述的半导体器件，其中：所述支撑体竖直结构还包括被设置在所述支撑体竖直结构的间隙填充绝缘层中的空隙，作为所述分离结构中的一个的第一分离结构具有在第一水平方向上延伸的线性形状，所述第一分离结构包括分离间隙填充材料层和被设置在所述分离间隙填充材料层中的空隙，以及所述第一分离结构的空隙的最大宽度大于所述支撑体竖直结构的空隙的最大宽度。7.根据权利要求4所述的半导体器件，其中：所述第一坝竖直结构还包括被设置在所述第一坝竖直结构的间隙填充绝缘层中的空隙，作为所述分离结构中的一个的第一分离结构具有在第一水平方向上延伸的线性形状，所述第一分离结构包括分离间隙填充材料层和被设置在所述分离间隙填充材料层中的空隙，以及所述第一分离结构的空隙的最大宽度大于所述第一坝竖直结构的空隙的最大宽度。8.根据权利要求4所述的半导体器件，其中：所述存储器竖直结构还包括被设置在所述存储器竖直结构的间隙填充绝缘层中的空隙，作为所述分离结构中的一个的第一分离结构具有在第一水平方向上延伸的线性形状，所述第一分离结构包括分离间隙填充材料层和被设置在所述分离间隙填充材料层中的空隙，以及所述第一分离结构的空隙在竖直方向上的长度大于所述存储器竖直结构的空隙在竖直方向上的长度。9.根据权利要求1所述的半导体器件，其中：所述分离结构包括主分离结构和被设置在所述主分离结构之间的辅助分离结构，所述主分离结构和所述辅助分离结构中的至少一个具有在第一水平方向上延伸的线性形状，所述主分离结构中的每个具有在所述第一水平方向上延伸、与所述堆叠结构交叉、并且在垂直于所述第一水平方向的第二水平方向上划分所述堆叠结构的线性形状，以及在所述阶梯区域中，所述第一坝竖直结构被设置在所述主分离结构中的在所述第二水平方向上彼此相邻的一对主分离结构之间。10.根据权利要求1所述的半导体器件，还包括：位线接触插头；以及位线，所述位线在所述位线接触插头上电连接到所述位线接触插头，其中：所述位线接触插头在所述存储器竖直结构上与所述存储器竖直结构接触，并且所述位线接触插头的侧表面被所述封盖绝缘结构围绕，以及
所述支撑体竖直结构的整个上表面和所述第一坝竖直结构的整个上表面与所述封盖绝缘结构接触。11.根据权利要求1所述的半导体器件，还包括：穿通接触插头，所述穿通接触插头在所述阶梯区域中穿透所述堆叠结构的绝缘体堆叠区域并且延伸到所述封盖绝缘结构中；栅极接触插头，所述栅极接触插头被设置在所述阶梯区域中的所述堆叠结构的所述栅极堆叠区域上并且延伸到所述封盖绝缘结构中；以及栅极连接布线，所述栅极连接布线将所述穿通接触插头电连接到所述栅极接触插头，其中：所述下部结构包括外围电路，以及所述穿通接触插头电连接到所述外围电路。12.根据权利要求1所述的半导体器件，其中：所述堆叠结构包括：第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构在所述第一堆叠结构上，所述第一堆叠结构包括交替堆叠的第一层间绝缘层和第一水平层，所述第二堆叠结构包括交替堆叠的第二层间绝缘层和第二水平层，在所述第一层间绝缘层和所述第一水平层中，最上层是第一最上层间绝缘层，最下层是第一最下层间绝缘层，在所述第二层间绝缘层和所述第二水平层中，最上层是第二最上层间绝缘层，最下层是第二最下层间绝缘层，所述存储器竖直结构包括穿透所述第一堆叠结构的第一存储器竖直部分以及穿透所述第二堆叠结构的第二存储器竖直部分，所述第一存储器竖直部分的与所述第二存储器竖直部分相邻的上部区域的宽度大于所述第二存储器竖直部分的与所述第一存储器竖直部分相邻的下部区域的宽度，所述支撑体竖直结构包括穿透所述第一堆叠结构的第一支撑体竖直部分和穿透所述第二堆叠结构的至少一部分并且延伸到所述封盖绝缘结构中的第二支撑体竖直部分，所述第一支撑体竖直部分的与所述第二支撑体竖直部分相邻的上部区域的宽度大于所述第二支撑体竖直部分的与所述第一支撑体竖直部分相邻的下部区域的宽度，所述第一坝竖直结构包括穿透所述第一堆叠结构的第一坝竖直部分和穿透所述第二堆叠结构的至少一部分并且延伸到所述封盖绝缘结构中的第二坝竖直部分，所述第一坝竖直部分的与所述第二坝竖直部分相邻的上部区域的宽度大于所述第二坝竖直部分的与所述第一坝竖直部分相邻的下部区域的宽度，所述分离结构中的至少一个包括穿透所述第一堆叠结构的第一分离竖直部分、穿透所述第二堆叠结构的至少一部分并且延伸到所述封盖绝缘结构中的第二分离竖直部分、以及在所述第二分离竖直部分上的上竖直部分，所述第一分离竖直部分的与所述第二分离竖直部分相邻的上部区域的宽度大于所述第二分离竖直部分的与所述第一分离竖直部分相邻的下部区域的宽度，以及所述第二分离竖直部分的与所述上竖直部分相邻的上部区域的宽度大于所述上竖直
部分的与所述第二分离竖直部分相邻的下部区域的宽度。13.根据权利要求12所述的半导体器件，还包括：第二坝竖直结构，所述第二坝竖直结构与所述第一坝竖直结构间隔开，并且在所述阶梯区域中比所述第一坝竖直结构更远离所述存储器单元区域，其中所述第二坝...
【专利技术属性】
技术研发人员：林根元，姜珉准，朴昞坤，申重植，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。